48 PLLs Pole programowalne bramy Array 0,95V programowalny chip logiczny GW2A-LV18MG196C8/I7

Produkty FPGA serii GW2A/GW2AR oferują programowalne rozwiązania logiczne z kompleksowymi funkcjami, w tym:

• Programowalna architektura logiczna o dużej gęstości
• Elastyczne opcje konfiguracji
• Zaawansowane zarządzanie zegarami z PLLS
• Wiele wsparcia bankowego we/wy

Produkty FPGA serii GW2A/GW2AR wymagają wielu typów napięcia:

• Napięcie rdzenia (VCC)
• Napięcie PLL (vccpll)
• Napięcie pomocnicze (VCCX)
• Napięcie bankowe (VCCIO)

FPGA obsługuje wiele metod konfiguracji:

Używany do pobierania danych BitStream do FPGA SRAM, On Chip Flash lub zewnętrznej pamięci flash.

Jako urządzenie główne tryb konfiguracji MSPI automatycznie odczytuje dane konfiguracyjne z zewnętrznego Flasha i wysyła je do FPGA SRAM.

Urządzenie ma kompleksowe możliwości zarządzania zegara:

• Globalne styki zegarowe GCLK rozmieszczone w czterech ćwiartkach
• Osiem sieci GCLK na kwadrant
• Obsługa PLL dla regulacji częstotliwości, fazy i cyklu pracy

Urządzenie obsługuje Funkcje LVD (sygnalizacja różnicowego niskiego napięcia):

• Wszystkie banki obsługują prawdziwą wydajność LVDS
• Bank0/1 Obsługa różnicowa rezystancja wejściowa 100 Ω
• Wymaga rezystora zakończenia 100 Ω dla wejścia różnicowego

• Reconfig_n:Zresetuj funkcję programowania FPGA
• GOTOWY:Wskazuje, że FPGA jest gotowy do konfiguracji
• ZROBIONE:Sygnały Udana konfiguracja FPGA

Dostępne standardowe opakowanie eksportowe. Klienci mogą wybierać z:

• Pudełka z kartonami
• Drewniane skrzynki
• Drewniane palety