CPLD FPGA Feldprogrammierbares Gate-Array Ein-Chip-Mikrocomputer GW2A-LV18EQ144C8/I7

Der GW2A-FPGA des Gowin-Halbleiters gehört zur Chenxi Family 2-Serie mit reichlich internen Ressourcen und verfügt über Hochleistungs-DSP-Ressourcen, Hochgeschwindigkeits-LVDS-Schnittstellen und reichlich vorhandene BSRAM-Speicherressourcen. Diese eingebetteten Ressourcen, kombiniert mit einer optimierten FPGA-Architektur und einem 55-nm-Prozess, lassen die GW2A-FPGA in Hochgeschwindigkeits- und kostengünstigen Anwendungsszenarien anwendbar.

Gao Yun Semiconductor bietet eine neue Generation von FPGA -Hardwareentwicklungsumgebungen, die für den Markt unabhängig voneinander entwickelt wurden und die FPGA -Produkte der GW2A -Serie unterstützt, die die FPGA -Synthese, Layout, Routing und Datenerzeugung einschließlich Datei -Streaming und Download vervollständigen können.

• Niedriger Stromverbrauch- 55nm SRAM -Prozess - Kernspannung: 1,0V - Unterstützt die dynamische Uhr Ein/Aus
• Unterstützt mehrere E/A -Level -Standards - LVCMOS33/25/18/15/12; LVTTL33, SSTL33/25/18 I, II, SSTL15; HSTL18 I, II, HSTL15 I; PCI, LVDS25, RSDS, LVDS25E, Blvdse, MLVDSE, LVPECLE, RSDSE
• Bietet Eingangssignal -Hystereseoptionen und Ausgangssignalantriebsstromoptionen
• Bietet einen unabhängigen Bushalter, einen Pull-up/Pull-Down-Widerstand und den Open-Abflussausgangsoptionen
• Unterstützt heißes Verstopfung
• GPIO unterstützt MIPI D-Phy RX/TX-Unterstützt MIPI CSI-2 und MIPI DSI
• Die Schnittstelle zwischen RX- und TX -Geräten verfügt über einen einzelnen Übertragungsrate -Kanal von bis zu 1,2 Gbit / s
• Zwei verfügbare IO -Typen: TLVDs, Elvds
• Hochleistungs-DSP-Modul- Unterstützt 9x9, 18x18, 36x36bit -Multiplikationsvorgänge und 54 -Bit -Akkumulator
• Unterstützt die Kaskadierung mehrerer Multiplikatoren und registrieren Sie Pipeline -Funktionen
• Vorbereitungsvorgänge implementieren Filterfunktionen
• Unterstützt Bucket-Shift-Register
• Reiche Basis -Logikeinheit- 4 Eingabe -LUT (LUT4) - Unterstützt Schichtregister und verteilter Speicher
• Unterstützt mehrere Modi des statischen Zufallszugriffsspeichers-Dual-Port-, Einzelport- und Pseudo-Dual-Port-Muster
• Flexible PLL -Ressourcen- Implementierung des Uhrenmultiplikators, der Division und der Phasenverschiebung
• Globale Ressourcen für Uhrennetzwerke
• Konfigurationsmodus Selbstprogrammierung - unterstützt den JTAG -Konfigurationsmodus
• Unterstützt 4 Gowinconfig -Konfigurationsmodi
• Unterstützt direkte Programmierung in JTAG- und SSPI -Modi SPI Flash
• Unterstützt die Verschlüsselung der Datenstromdatei und sichere Biteinstellungen

• Standard -Exportverpackung
• Kunden können aus Kartons, Holzhüllen und Holzpaletten entsprechend den Anforderungen auswählen