Dom ProduktyChip SRAM

2Gbit NAND Flash Chip TSOPI-48 2.7V-3.6V 25ns Cycle Write IMS2G083ZZC1S-WP

Im Online Czat teraz

2Gbit NAND Flash Chip TSOPI-48 2.7V-3.6V 25ns Cycle Write IMS2G083ZZC1S-WP

2Gbit NAND Flash Chip TSOPI-48 2.7V-3.6V 25ns Write Cycle IMS2G083ZZC1S-WP
2Gbit NAND Flash Chip TSOPI-48 2.7V-3.6V 25ns Write Cycle IMS2G083ZZC1S-WP 2Gbit NAND Flash Chip TSOPI-48 2.7V-3.6V 25ns Write Cycle IMS2G083ZZC1S-WP 2Gbit NAND Flash Chip TSOPI-48 2.7V-3.6V 25ns Write Cycle IMS2G083ZZC1S-WP

Duży Obraz :  2Gbit NAND Flash Chip TSOPI-48 2.7V-3.6V 25ns Cycle Write IMS2G083ZZC1S-WP

Szczegóły Produktu:
Miejsce pochodzenia: Cn
Nazwa handlowa: ICMAX
Orzecznictwo: RoHS
Numer modelu: IMS2G083ZZC1S-WP
Dokument: 34251E3BC239F327263F8DF6DB7...AC.pdf
Zapłata:
Minimalne zamówienie: 2
Cena: consult
Szczegóły pakowania: T/R
Czas dostawy: 5 ~ 8 dni
Zasady płatności: T/T, Western Union
Możliwość Supply: 10000
Kontakt Rozmawiaj teraz.

2Gbit NAND Flash Chip TSOPI-48 2.7V-3.6V 25ns Cycle Write IMS2G083ZZC1S-WP

Opis
Opakowanie produktów: TSOPI-48 Pojemność przechowywania: 2Gbit
Napięcie robocze: 2,7 V do 3,6 V Napisz czas cyklu (TW): 25ns
Czas pisania strony (TPP: 300us
Podkreślić:

2Gbit NAND Flash Chip TSOPI-48

,

NAND Flash Chip 2

,

7V-3

2Gbit ((256x8) NAND Flash Chip IMS2G083ZZC1S-WP
Wykres
  • Technologia komórek jednopoziomowych
  • OPEN NAND FLASH INTERFACE ((ONFI) 1.0 zgodny
  • Włókno zasilania - VCC = 2,7 V ~ 3,6 V
  • ARRAJ komórek pamięci (z zapasami)
    • Rozmiar strony: x8 3.3V: (2K+128spare) bajtów
    • Rozmiar bloku: x8 3.3V: (128K+8Kspare) bajtów
    • Rozmiar urządzenia: 2048 bloków
  • Strona przeczytana / Czas programu
    • Czas czytania przypadkowego (tR): 30 us (maksymalnie)
    • Czas sekwencyjnego dostępu:3.3v - 25ns ((min)
    • Program strony: 300us ((Typowy)
  • Wymazanie bloków
    • Czas usunięcia bloku: 3,5 ms (typ)
  • SET COMMAND
    • ONFI1.0 Zgodny zestaw poleceń
    • Odczytanie unikalnego identyfikatora
  • Bezpieczeństwo
    • Obszar OTP
    • Numer seryjny (unikalny identyfikator)
    • Ochrona przed zmiennością
  • Podpis elektroniczny
    • Pierwszy cykl: Kod producenta
    • Drugi cykl: Kod urządzenia
    • 3 cykl: Numer chipu wewnętrznego, typ komórki, liczba jednocześnie zaprogramowanych stron, program przełączony, zapisanie pamięci podręcznej
    • Cykl czwarty: rozmiar strony, rozmiar bloku, organizacja, rozmiar części zamiennych, czas seryjnego dostępu
    • Piąty cykl: ECC, Informacje wielopoziomowe
  • Rzeczywiste
    • 50,000 Program / Wymazanie cykli ((z 4 bitów ECC na 512 bajtów)
  • UCHWADZANIE Danych
    • 10 lat
  • Temperatura pracy
    • Produkty handlowe (0°C ~ 70°C)
  • CHIP ENABLE OPCJA NIE DBAJ
    • Prosty interfejs z mikrokontrolerami
  • Opcja pakietu
    • Pakiet bez Pb
    • 48-pin TSOP ((12 x 20 / 0,5 mm rozmiar)
ODPIS

NAND FLASH jest oferowany z 3,3-V VCC zasilanie i z interfejsem I / O x8. Jego komórka NAND zapewnia najbardziej opłacalne rozwiązanie dla rynku pamięci masowej w stanie stałym.Pamięć jest podzielona na bloki, które można usunąć niezależnie, więc możliwe jest zachowanie ważnych danych, podczas gdy stare dane są usuwaneRozmiar strony dla x8 to (2048 +spare) bajty.

Aby wydłużyć żywotność urządzeń flash NAND, konieczne jest wdrożenie ECC.Ta funkcja umożliwia bezpośrednie pobieranie kodu z urządzenia pamięci flash NAND przez mikrokontroler, ponieważ przejścia CE# nie zatrzymują operacji odczytu. Urządzenia mają funkcję Read Cache, która poprawia przepustowość odczytu dużych plików.urządzenia ładują dane w rejestrze pamięci podręcznej, podczas gdy poprzednie dane są przesyłane do buforów I/O do odczytu.W operacjach wielowłosowych dane na stronie mogą być odczytywane z czasem cyklu 25 ns na bajt.Ten interfejs pozwala na zmniejszenie liczby szpilów i łatwą migrację do różnych gęstościKomendy, dane i adresy są wprowadzane asynchronicznie za pomocą pinów sterujących CE#, WE#, ALE i CLE.Program na chipie / Kontroler wymazania automatyzuje wszystkie odczyty, funkcje programowania i usuwania, w tym powtórzenie impulsów, w razie potrzeby, oraz wewnętrzna weryfikacja i marginalizowanie danych.Dostępny jest pin WP# zapewniający ochronę sprzętową przed operacjami programu i usuwania. Pin wyjściowy R/B# (open drain buffer) sygnalizuje stan urządzenia podczas każdej operacji. Identyfikuje, czy kontroler programu/wymazania/czytania jest aktualnie aktywny.Wykorzystanie wyjścia otwartego odpływu pozwala na podłączenie pinów gotowych/zajętych z kilku pamięci do jednego rezystora pociągowegoW systemie z wieloma pamięciami piny R/B# mogą być połączone razem, aby dostarczyć globalny sygnał stanu. The Reprogram function allows the optimization of defective block management — when a Page Program operation fails the data can be directly programmed in another page inside the same array section without the time consuming serial data insertion phase. Wspierane jest również odczytywanie danych po odczycie kopii (zarówno w przypadku pojedynczych, jak i wieloplanowych).Operacje programu Cache i Multiplane Cache Program poprawią przepustowość programowania poprzez programowanie danych za pomocą rejestru pamięci podręcznejUrządzenia dostępne są w pakiecie TSOP48 (12 x 20 mm) i są wyposażone w następujące zabezpieczenia:który jest obszarem o ograniczonym dostępie, w którym poufne dane/kod mogą być trwale przechowywaneNumer seryjny (unikalny identyfikator), który umożliwia unikalną identyfikację urządzeń.Te zabezpieczenia podlegają umowie o zachowaniu poufności i sąAby uzyskać więcej informacji, skontaktuj się z najbliższym biurem sprzedaży.

Funkcja Pin Name Pin
Nazwa szpilki Funkcja szpilki
I/O0 - I/O7 lub I/O8 - I/O15 PINY I/O służą do wprowadzania poleceń, adresów i danych oraz do wyprowadzania danych podczas operacji odczytu.Piny I / O pływają na wysokim z, gdy chip jest wyłączony lub gdy wyjścia są wyłączone.
CLE Komand LATCH ENABLE Ten wpis aktywuje zablokowanie wpisów DQ wewnątrz rejestru poleceń na Rising edge of Write Enable (WE#).
ALE ADDRESS LATCH ENABLE Ten wpis aktywuje blokadę wpisów DQ wewnątrz rejestru poleceń na Rising edge of Write Enable (WE#).
/CE CHIP ENABLE Ten wpis kontroluje wybór urządzenia.Urządzenie wchodzi w tryb stand-by, gdy CE# wchodzi w tryb High podczas gdy urządzenie jest w stanie Ready. Sygnał CE# jest ignorowany, gdy urządzenie znajduje się w stanie zajętości i nie wejdzie w tryb czuwania, nawet jeśli CE# jest wysoki.
/RE Wprowadzenie /RE jest kontrolą seryjnej transmisji danych, a gdy jest aktywna, przesyła dane na autobus I/O.Dane są ważne tREA po krawędzi spadającej / RE co również zwiększa liczbę wewnętrznych kolumn adresów o jeden.
/My Wpisy DQ są zablokowane na krawędzi wzrostu WE#.
/WP WRITE PROTECT Pin WP# zapewnia zabezpieczenie sprzętowe przed niepożądanymi operacjami zapisu.W tym stanie operacja modyfikowania nie rozpoczyna się i zawartość pamięci nie ulega zmianie. Write Protect pin nie jest zablokowany przez Write Enable, aby zapewnić ochronę nawet podczas fazy uruchamiania.
R/B Wydanie gotowe/zajęte jest pinem Open Drain, który sygnalizuje stan pamięci.
Wpływ POWER VCC dostarcza zasilanie dla wszystkich operacji (czytanie, zapisywanie i usuwanie).
WSS GROUND
N.C. Nie podłączone / NIE UŻYTKOWANIE
Opakowanie i wysyłka

Dostępne standardowe opakowania eksportowe. Klienci mogą wybierać z kartonów, drewnianych pudełek i drewnianych palet zgodnie z ich wymaganiami.

Częste pytania

Jak uzyskać cenę?

Zazwyczaj oferujemy oferty w ciągu 24 godzin od otrzymania zapytania (z wyłączeniem weekendów i świąt).

Jaki jest czas dostawy?

Małe partie są zazwyczaj wysyłane w ciągu 7-15 dni, podczas gdy zlecenia dużych partii mogą wymagać około 30 dni w zależności od ilości zamówienia i sezonu.

Jakie są warunki płatności?

Ceny fabryczne z 30% depozytu i 70% zapłaty salda za pośrednictwem T/T przed wysyłką.

Jakie są opcje wysyłki?

Dostępne metody wysyłki obejmują przewozy morskie, lotnicze i ekspresowe (EMS, UPS, DHL, TNT, FEDEX).

Szczegóły kontaktu
Shenzhen Filetti Technology Co., LTD

Osoba kontaktowa: Mr. Sun

Tel: 18824255380

Wyślij zapytanie bezpośrednio do nas (0 / 3000)