LPC55S69JBD100K 32-bitowa jednostka mikrokontrolera Arm Cortex-M33 MCU z prędkością 180MHz 320KB SRAM i 640KB Flash

LPC55S6x 32-bitowy Arm Cortex®-M33; koprocesor M33, TrustZone, PowerQuad, CASPER, 320 KB SRAM; 640 KB flash, USB HS, Flexcomm Interface, SDIO, 32-bitowy licznik/czasowniki, SCTimer/PWM, PLU, 16-bitowy 1.0 Msample/sec ADC, porównywarka, czujnik temperatury, AES, PUF, SHA, CRC, RNG

LPC55S6x to mikrokontroler ARM Cortex-M33 przeznaczony do zastosowań wbudowanych.Akcelerator sprzętowy PowerQuad do funkcji DSP, do 320 KB pamięci SRAM na układzie, do 640 KB błysku na układzie, moduł PRINCE do szyfrowania/dekrypcji błysku na pokładzie,Interfejs urządzeń i urządzeń USB o wysokiej prędkości i pełnej prędkości z funkcjonowaniem bez kryształów dla pełnej prędkości, interfejs SD/MMC/SDIO, pięć zegarków ogólnego przeznaczenia, jeden SCTimer/PWM, jeden RTC/alarm timer, jeden 24-bitowy Multi-Rate Timer (MRT), Windowed Watchdog Timer (WWDT),dziewięć elastycznych urządzeń peryferyjnych do komunikacji seryjnej (które mogą być skonfigurowane jako USART), SPI, wysokiej prędkości SPI, interfejs I2C lub I2S), Programmable Logic Unit (PLU), jeden 16-bitowy 1,0 Msamples/sec ADC zdolny do jednoczesnych konwersji. ARM Cortex-M33 stanowi podstawę bezpieczeństwa, zapewniając izolację w celu ochrony cennej własności intelektualnej i danych dzięki technologii TrustZone®.Uproszcza projektowanie i rozwój oprogramowania systemów sterowania sygnałem cyfrowym za pomocą zintegrowanych instrukcji przetwarzania sygnału cyfrowego (DSP). Aby wspierać wymagania bezpieczeństwa, LPC55S6x oferuje również wsparcie dla bezpiecznego uruchamiania, HASH, AES, RSA, UUID, DICE, dynamicznego szyfrowania i odszyfrowania, uwierzytelniania debugowania i zgodności z TBSA.

• Wymagania dotyczące:
  • Wykonywane przy częstotliwości do 150 MHz (tylko w przypadku urządzeń wersji 1B).
  • TrustZone®, FPU (Floating Point Unit) i MPU (Memory Protection Unit).
  • ARM Cortex M33 z wbudowanym wbudowanym kontrolerem przerywania wektorowego (NVIC).
  • Wprowadzenie NMI (Non-maskable Interrupt) z wyborem źródeł.
  • Serial Wire Debug z ośmioma punktami przerwy i czterema punktami obserwacji.
  • - System czasownika.
  • Konfiguracja tej instancji obejmuje MPU, FPU, DSP, ETM i Trustzone.
• Artykuł 9A002 nie ma zastosowania do urządzeń, które są wyposażone w urządzenia, o których mowa w pozycji 9A102.
  • b. urządzenia, w których "przewodnik" jest "przewodnikiem" lub "przewodnikiem" w zakresie "przewodnictwa" lub "przewodnictwa" lub "przewodnictwa";
  • Konfiguracja tej instancji nie obejmuje MPU, FPU, DSP, ETM i Trustzone.
  • - System czasownika.
• Współprocesor CASPER Crypto jest dostarczany w celu umożliwienia przyspieszenia sprzętowego dla różnych funkcji wymaganych dla niektórych asymetrycznych algorytmów kryptograficznych, takich jak kryptografia o krzywej eliptycznej (ECC).
• Akcelerator sprzętowy PowerQuad do funkcji CMSIS DSP (jednostki stałej i zmiennej kropki) z obsługą oprogramowania SDK API, szybszą realizację zestawu instrukcji ARM CMSIS.
• Pamięć na chipie:
  • Do 640 KB pamięci programu flash na chipie z akceleratorem flash i 512 bajtów strona wymazać i pisać.
  • maksymalnie 320 KB łącznej pamięci SRAM składającej się z 32 KB SRAM w systemie Code Bus, 272 KB SRAM w systemie System Bus (272 KB jest ciągła),oraz dodatkowej 16 KB pamięci SRAM USB na przycisku systemowym, która może być wykorzystywana przez interfejs USB lub do ogólnego użytku.
• Moduł PRINCE do szyfrowania w czasie rzeczywistym danych zapisywanych do błysku na układzie i odszyfrowania zaszyfrowanych danych błyskowych podczas odczytu w celu umożliwienia ochrony aktywów, takich jak zabezpieczenie kodu aplikacyjnego,i umożliwienie bezpiecznej aktualizacji flash.
• Wyposażenie ROM na chipie obsługuje:
  • Uruchamianie obrazów z błysku na chipie
  • Wspiera sprawdzanie integralności obrazu CRC32.
  • Wspiera programowanie flash za pomocą poleceń In System Programming (ISP) na następujących interfejsach: interfejsy USB0/1 z urządzeniem klasy HID, interfejs UART (Flexcomm 0) z automatyczną baudą,Interfejsy niewolnicze SPI (Flexcomm 3 lub 9) przy użyciu trybu 3 (CPOL = 1 i CPHA = 1), oraz interfejs niewolnika I2C (Flexcomm 1)
  • Funkcje API ROM: Flash API programowania, API sterowania zasilania i API aktualizacji bezpiecznego oprogramowania nieruchomości przy użyciu formatu pliku NXP Secure Boot, wersja 2.0 (pakiety SB2).
  • Wspiera uruchamianie obrazów z zakodowanych regionów flash PRINCE.
  • Wsparcie dla protokołu uwierzytelniania debugowania NXP wersja 1.0 (RSA-2048) i 1.1 (RSA-4096).
  • Wspiera ustawianie uszczelnionej części w trybie analizy błędów za pomocą uwierzytelniania debugowania.
• Wsparcie bezpiecznego uruchamiania:
  • Wykorzystuje podpis RSASSA-PKCS1-v1_5 do weryfikacji podpisów kryptograficznych.
  • Obsługuje klucze publiczne RSA-2048 (modul 2048 bitów, wykładnik 32 bitów).
  • Wspiera klucze publiczne RSA-4096 (4096 bitów modułu, 32-bitów wykładnika).
  • Używa formatu certyfikatu x509 do weryfikacji kluczy publicznych obrazu.
  • obsługuje do czterech odwołalnych kluczy Root of Trust (RoT) lub Certificate Authority,Root of Trust poprzez przechowywanie hash-digestu SHA-256 z hashów czterech kluczy publicznych RoT w chronionym regionie flash (PFR).
  • Obsługuje funkcję anty-rollback przy użyciu odwołania klucza obrazu i obsługuje do 16 odwołania klucza obrazu przy użyciu pola Numerów seryjnych w certyfikacie x509.
  • Wspiera specyfikację narzędzia identyfikującego (DICE) (wersja Rodzina 2.0, Poziom 00 Rewizja 69) określony przez Trusted Computing Group.
• Interfejsy seryjne:
  • Flexcomm Interface zawiera do dziewięciu serii urządzeń peryferyjnych (Flexcomm Interface 0-7 i Flexcomm Interface 8).który jest dedykowany dla szybkich SPI) może być wybrany przez oprogramowanie, aby być USART, SPI, I2C i I2S. Każdy interfejs Flexcomm zawiera FIFO obsługujący USART, SPI i I2S.włączając wspólny generator częściowej szybkości baudówInterfejsy Flexcomm od 0 do 7 zapewniają po jednej parze kanałów I2S.
  • Interfejsy autobusów I2C obsługują tryby Fast-mode i Fast-mode Plus z prędkością przesyłu danych do 1 Mbit/s oraz z wielokrotnym rozpoznawaniem adresów i trybem monitorowania.Dwa zestawy prawdziwych podkładek I2C obsługują również tryb wysokiej prędkości (3.4 Mbit/s) jako niewolnik.
  • sterownik hosta/urządzenia o pełnej prędkości USB 2.0 z wbudowanym na układzie PHY i dedykowanym sterownikiem DMA obsługującym pracę bez kryształu w trybie urządzenia przy użyciu biblioteki oprogramowania na przykładzie w uwadze technicznej (TN00063).
  • USB 2.0 wysokiej prędkości sterownik hosta/urządzenia z wbudowanym wysokiej prędkości PHY.
• Pozostałe urządzenia cyfrowe:
  • Kontroler DMA0 z 23 kanałami i do 22 programowalnych wyzwalaczy, zdolny do uzyskiwania dostępu do wszystkich pamięci i urządzeń peryferyjnych zdolnych do DMA.
  • Kontroler DMA1 z 10 kanałami i maksymalnie 15 programowalnymi wyzwalaczami, zdolny do uzyskiwania dostępu do wszystkich pamięci i urządzeń peryferyjnych zdolnych do DMA.
  • Zabezpieczony cyfrowy interfejs karty wejścia/wyjścia (SD/MMC i SDIO) z obsługą DMA. SDIO z obsługą do dwóch kart. Wspierane typy kart to MMC, SDIO i CE-ATA. Wspiera SD2.0, oraz SDR25 (52MHz).
  • Blok silnika CRC może obliczyć CRC na dostarczonych danych przy użyciu jednego z trzech standardowych wielomian z obsługą DMA.
  • Do 64 pinów GPIO (General Purpose Input/Output).
  • Rejestry GPIO znajdują się na AHB w celu szybkiego dostępu.
  • Do ośmiu GPIO można wybrać jako przerwy pin (PINT), uruchamiane przez wznoszące się, opadające lub obie krawędzie wejścia.
  • Dwa grupowane przerwy GPIO (GINT) umożliwiają przerwę opartą na logicznej (AND/OR) kombinacji stanów wejściowych.
  • Konfiguracja pinów I/O z obsługą do 16 opcji funkcji.
  • Programmable Logic Unit (PLU) do tworzenia małych sieci logicznej kombinacyjnej i/lub sekwencyjnej, w tym maszyn stanu.
• Funkcje zabezpieczeń:
  • Włączony ARM TrustZone®.
  • Silnik szyfrowania/odszyfrowania AES-256 z kluczami wprowadzanymi bezpośrednio z PUF lub kluczem dostarczanym w oprogramowaniu
  • Moduł Secure Hash Algorithm (SHA2) obsługuje bezpieczne uruchamianie z dedykowanym kontrolerem DMA.
  • Fizyczna funkcja nieklonowalna (PUF) wykorzystująca dedykowaną pamięć SRAM do odcisku palca z krzemu. PUF może generować, przechowywać i odtwarzać rozmiary kluczy od 64 do 4096 bitów.
  • Prawdziwy generator liczb losowych (TRNG).
  • 128 bitów unikalny numer seryjny urządzenia do identyfikacji (UUID).
  • Zabezpieczyć GPIO.
• Czasomierze:
  • Pięć 32-bitowych standardowych asynchronicznych liczników/czasowników ogólnego przeznaczenia, które obsługują do czterech wejściach wychwytywania i czterech wyjściach porównywania, tryb PWM i zewnętrzne wejście liczby.W celu generowania żądań DMA można wybrać konkretne zdarzenia z czasomierzem.
  • Jeden SCTimer/PWM z 8 funkcjami wejściowymi i 10 funkcjami wyjściowymi (w tym 16 rejestrami wychwytu i dopasowania).Wejścia i wyjścia mogą być kierowane do lub z zewnętrznych szpilów, a wewnętrznie do lub z wybranych urządzeń peryferyjnychWewnętrznie, SCTimer/PWM obsługuje 16 przechwytywania/podejścia, 16 wydarzeń i 32 stanów.
  • 32-bitowy zegar w czasie rzeczywistym (RTC) o rozdzielczości 1 s działający w domenie zasilania zawsze włączonego.o rozdzielczości 1 msRTC jest zegarem 32 kHz FRO lub 32,768 kHz zewnętrznego kryształu.
  • Wielokanalizowany wielofrekwencyjny 24-bitowy timer (MRT) do powtarzającego się generowania przerw przy maksymalnie czterech programowalnych stałych częstotliwościach.
  • Wynik zegara FRO 1 MHz (WWDT) z oknem.
  • Micro-Tick Timer, działający z oscylatora czuwającego, może być używany do budzenia urządzenia z trybów snu i głębokiego snu.
  • 42-bitowy bezpłatny zegar OS Timer jako ciągła baza czasu dla systemu, dostępny w dowolnym trybie obniżonej mocy.
• Analogiczne urządzenia peryferyjne:
  • 16-bitowy ADC z pięcioma różnicowymi parami kanałów (lub 10 pojedynczymi kanałami) i z wieloma wewnętrznymi i zewnętrznymi wejściami wyzwalaczy oraz prędkością pobierania próbek do 1,0 MSample/s.ADC obsługuje jednoczesne konwersje, na dwóch kanałach wejściowych ADC należących do pary różnicowej.
  • Zintegrowany czujnik temperatury podłączony do ADC.
  • Komparator z pięcioma szpilkami wejściowymi i zewnętrznym lub wewnętrznym napięciem odniesienia.
• Generacja zegara:
  • Wewnętrzny oscylator swobodnego biegu (FRO): oscylator ten zapewnia wyłączną moc wyjściową 96 MHz i moc wyjściową 12 MHz (podzieloną od wybranej wyższej częstotliwości), która może być używana jako zegar systemowy.FRO jest przystosowany do dokładności +/- 2% w całym napięciu i od -40 C do 105 CW przypadku urządzeń z kodem daty 2041 (rrww) i później, FRO jest skrócony do dokładności +/- 1% w całym napięciu i od 0 C do 85 C.
  • 32 kHz wewnętrzny oscylator FRO. FRO jest przycinany do dokładności +/- 2% w całym zakresie napięcia i temperatury.
  • Wewnętrzny oscylator niskiej mocy (FRO 1 MHz) przystosowany do dokładności +/- 15% w całym zakresie napięcia i temperatury.
  • Oscylator kryształowy z częstotliwością pracy od 16 MHz do 32 MHz; opcja wejścia zegara zewnętrznego (tryb obejścia) dla częstotliwości zegara do 25 MHz.
  • Oscylator kryształowy z częstotliwością operacyjną 32,768 KHz. Opcja zewnętrznego wejścia zegara (tryb obejścia) dla częstotliwości zegarowych do 100 kHz.
  • PLL0 i PLL1 umożliwiają pracę procesora do maksymalnej prędkości procesora bez potrzeby wysokiej częstotliwości zegara zewnętrznego.wewnętrzne wyjście FRO 1 MHz, lub oscylatora RTC 32,768 KHz.
  • Funkcja wyjścia zegara z dzielnikiem do monitorowania zegarków wewnętrznych.
  • Jednostka pomiarowa częstotliwości do pomiaru częstotliwości dowolnego sygnału zegarowego na chipie lub poza nim.
  • Każdy oscylator kryształowy ma wbudowany bank kondensatorów, który może być używany jako zintegrowany kondensator obciążenia.Banki kondensatorów na każdej szpilce kryształowej mogą dostosowywać częstotliwość kryształów z obciążeniem pojemnościowym (CL), co oszczędza przestrzeń na desce i zmniejsza koszty.
• Tryby oszczędności energii i budzenie:
  • Zintegrowane urządzenie zarządzania energią (PMU), aby zminimalizować zużycie energii.
  • Redukowane tryby zasilania: sen, głęboki sen z zachowaniem pamięci RAM, wyłączenie zasilania z zachowaniem pamięci RAM i zachowaniem CPU0 oraz głębokie wyłączenie zasilania z zachowaniem pamięci RAM.
  • Konfiguracyjne opcje budzenia z przerwy urządzeń peryferyjnych.
  • Mikro-Tick Timer działający z oscylatora obserwatora i zegar w czasie rzeczywistym (RTC) działający z zegarem 32,768 kHz mogą być używane do budzenia urządzenia z trybów snu i głębokiego snu.
  • Przywrócenie zasilania (POR, około 0,8 V).
  • Detektory Brown-Out (BOD) dla VBAT_DCDC do przymusowego resetu lub przerwania.
• Działanie z wewnętrznego konwertera prądu stałego do prądu stałego.
• Jednorazowe źródło zasilania 1,8 V do 3,6 V
• Wspierane skanowanie granicy JTAG.
• zakres temperatury roboczej od 40 °C do +105 °C.
• Dostępne w opakowaniach HLQFP100, HTQFP64 i VFBGA98.

Dostępne standardowe opakowania eksportowe. Klienci mogą wybierać z kartonów, drewnianych pudełek i drewnianych palet zgodnie z ich wymaganiami.