LPC55S69JBD100K Unità microcontrollore MCU Arm Cortex-M33 a 32 bit con velocità 180MHz 320KB SRAM e 640KB Flash

LPC55S6x Arm Cortex®-M33 a 32 bit; coprocessore M33, TrustZone, PowerQuad, CASPER, 320 KB di SRAM; flash da 640 KB, USB HS, Flexcomm Interface, SDIO, contatore/timer a 32 bit, SCTimer/PWM, PLU, 16 bit 1.0 M campioni/sec ADC, Comparatore, Sensore di temperatura, AES, PUF, SHA, CRC, RNG

L'LPC55S6x è un microcontrollore basato su ARM Cortex-M33 per applicazioni embedded.Acceleratore hardware PowerQuad per funzioni DSP, fino a 320 KB di SRAM on-chip, fino a 640 KB di flash on-chip, modulo PRINCE per la crittografia/decrittografia on-the-fly del flash,con un'interfaccia USB ad alta velocità e a piena velocità tra host e dispositivi con funzionamento senza cristalli per la piena velocità, interfaccia SD/MMC/SDIO, cinque timer di uso generale, uno SCTimer/PWM, uno RTC/timer di allarme, uno Multi-Rate Timer (MRT) a 24 bit, un Windowed Watchdog Timer (WWDT),nove periferiche di comunicazione seriale flessibili (che possono essere configurate come USART), SPI, interfaccia SPI ad alta velocità, I2C o I2S), Programmable Logic Unit (PLU), un ADC a 16 bit da 1,0 Msamples/sec capace di conversioni simultanee. L'ARM Cortex-M33 fornisce una base di sicurezza, offrendo l'isolamento per proteggere la proprietà intellettuale e i dati preziosi con la tecnologia TrustZone®.Semplifica la progettazione e lo sviluppo di software di sistemi di controllo del segnale digitale con le istruzioni di elaborazione del segnale digitale integrato (DSP). Per supportare i requisiti di sicurezza, l'LPC55S6x offre anche il supporto per l'avvio sicuro, HASH, AES, RSA, UUID, DICE, crittografia e decrittografia dinamiche, autenticazione dei debug e conformità TBSA.

• a. un'unità di comando di comando di potenza superiore a 100 W;
  • Funzionamento a una frequenza fino a 150 MHz (solo revisione 1B del dispositivo).
  • TrustZone®, unità a punto galleggiante (FPU) e unità di protezione della memoria (MPU).
  • ARM Cortex M33 incorporato Nested Vectored Interrupt Controller (NVIC).
  • Input di interruzione non mascherabile (NMI) con una selezione di fonti.
  • Serial Wire Debug con otto punti di interruzione e quattro punti di controllo.
  • Timer del sistema.
  • La configurazione di questa istanza include MPU, FPU, DSP, ETM e Trustzone.
• con una capacità di accensione superiore a 50 W;
  • Funzionamento a una frequenza della CPU fino a 150 MHz (solo revisione 1B del dispositivo).
  • La configurazione di questa istanza non include MPU, FPU, DSP, ETM e Trustzone.
  • Timer del sistema.
• Il co-processore CASPER Crypto è fornito per abilitare l'accelerazione hardware per varie funzioni necessarie per alcuni algoritmi crittografici asimmetrici, come la crittografia a curva ellittica (ECC).
• Acceleratore hardware PowerQuad per le funzioni CMSIS DSP (unità a virgola fissa e fluttuante) con supporto dell'API software SDK esecuzione più veloce del set di istruzioni CMSIS ARM.
• Memoria su chip:
  • Fino a 640 KB di memoria flash su chip con acceleratore flash e 512 byte di cancellazione e scrittura delle pagine.
  • fino a 320 KB di SRAM complessiva, composta da 32 KB di SRAM su Code Bus, 272 KB di SRAM su System Bus (272 KB è contiguo),e ulteriore SRAM USB da 16 KB su System Bus che può essere utilizzato dall'interfaccia USB o per uso generale.
• modulo PRINCE per la crittografia in tempo reale dei dati scritti su flash on-chip e la decrittografia dei dati flash crittografati durante la lettura per consentire la protezione degli asset, come la protezione del codice applicativo,e abilitare l'aggiornamento flash sicuro.
• Il bootloader ROM su chip supporta:
  • Avvio di immagini da flash on-chip
  • Supporta il controllo dell'integrità delle immagini CRC32.
  • Supporta la programmazione flash tramite comandi di programmazione in sistema (ISP) sulle seguenti interfacce: interfacce USB0/1 utilizzando il dispositivo HID Class, interfaccia UART (Flexcomm 0) con baud automatico,Interfacce slave SPI (Flexcomm 3 o 9) utilizzando la modalità 3 (CPOL = 1 e CPHA = 1), e I2C slave interface (Flexcomm 1)
  • Funzioni dell'API ROM: Flash programming API, Power control API e Secure firmware update API utilizzando il formato di file NXP Secure Boot, versione 2.0 (file SB2).
  • Supporta l'avvio di immagini da regioni flash criptate PRINCE.
  • Supporto per il protocollo di autenticazione del debug NXP versione 1.0 (RSA-2048) e 1.1 (RSA-4096).
  • Supporta l'impostazione di una parte sigillata in modalità di analisi dei guasti attraverso l'autenticazione del debug.
• Supporto di avvio sicuro:
  • Utilizza la firma RSASSA-PKCS1-v1_5 del digest SHA256 come verifica della firma crittografica.
  • Supporta chiavi pubbliche RSA-2048 bit (2048 bit modulus, 32 bit exponent).
  • Supporta le chiavi pubbliche RSA-4096 bit (4096 bit modulus, 32 bit exponent).
  • Usa il formato certificato x509 per convalidare le chiavi pubbliche dell'immagine.
  • Supporta fino a quattro chiavi Revocable Root of Trust (RoT) o Certificate Authority,Root of Trust stabilito memorizzando l'hash digest SHA-256 degli hash di quattro chiavi pubbliche RoT in una regione flash protetta (PFR).
  • Supporta la funzione anti-rollback utilizzando la revocazione della chiave di immagine e supporta fino a 16 revocazioni dei certificati di chiave di immagine utilizzando il campo del numero di serie nel certificato x509.
  • Supporta la specifica DICE (Device Identifier Composition Engine) (versione Famiglia 2.0, Livello 00 Revisione 69) specificato da Trusted Computing Group.
• Interfacce seriali:
  • Flexcomm Interface contiene fino a nove periferiche seriali (Flexcomm Interface 0-7 e Flexcomm Interface 8).(che è dedicato per SPI ad alta velocità) può essere selezionato da un software per essere un USARTOgni interfaccia Flexcomm include un FIFO che supporta USART, SPI e I2S. Una varietà di opzioni di clocking sono disponibili per ogni interfaccia Flexcomm,con un generatore di frequenza di segnalazione frazionaria condivisaLe interfacce Flexcomm da 0 a 7 forniscono ciascuna una coppia di canali di I2S.
  • Le interfacce I2C-bus supportano la modalità Fast-mode e la modalità Fast-mode Plus con velocità di trasmissione fino a 1 Mbit/s e con modalità di riconoscimento di indirizzi multipli e monitor.Due serie di veri pad I2C supportano anche la modalità ad alta velocità (3.4 Mbit/s) come schiavo.
  • Controller USB 2.0 a piena velocità per host/dispositivo con PHY integrato e controller DMA dedicato che supporta il funzionamento senza cristalli in modalità dispositivo utilizzando l'esempio della libreria software nella nota tecnica (TN00063).
  • Controller USB 2.0 ad alta velocità con PHY ad alta velocità integrato nel chip.
• Periferie digitali:
  • Controller DMA0 con 23 canali e fino a 22 trigger programmabili, in grado di accedere a tutte le memorie e periferiche DMA.
  • Controller DMA1 con 10 canali e fino a 15 trigger programmabili, in grado di accedere a tutte le memorie e periferiche DMA.
  • Interfaccia di schede di ingresso/uscita digitale (SD/MMC e SDIO) con supporto DMA. SDIO con supporto fino a due schede. Tipi di schede supportati sono MMC, SDIO e CE-ATA. Supporta SD2.0, e SDR25 (52MHz).
  • Il blocco motore CRC può calcolare un CRC sui dati forniti utilizzando uno dei tre polinomi standard con supporto DMA.
  • Fino a 64 pin GPIO (General-Purpose Input/Output).
  • I registri GPIO si trovano sull'AHB per un accesso rapido.
  • Fino a otto GPIO possono essere selezionati come pin interrupt (PINT), innescati da bordi di ingresso in aumento, in calo o entrambi.
  • Due interruzioni raggruppate GPIO (GINT) consentono un'interruzione basata su una combinazione logica (AND/OR) di stati di input.
  • Configurazione di pin I/O con supporto per fino a 16 opzioni di funzione.
  • Unità logica programmabile (PLU) per la creazione di piccole reti combinatorie e/o sequenziali di logica, comprese le macchine di stato.
• Caratteristiche di sicurezza:
  • ARM TrustZone® abilitato.
  • Motore di crittografia/decrittografia AES-256 con chiavi alimentate direttamente da PUF o da una chiave fornita dal software
  • Il modulo Secure Hash Algorithm (SHA2) supporta l'avvio sicuro con un controller DMA dedicato.
  • Funzionalità fisicamente non clonabile (PUF) che utilizza SRAM dedicata per le impronte digitali di silicio. PUF può generare, memorizzare e ricostruire chiavi da 64 a 4096 bit. Include hardware per l'estrazione delle chiavi.
  • Generatore di numeri casuali (TRNG).
  • Numero di serie univoco di 128 bit per l'identificazione del dispositivo (UUID).
  • Proteggi il GPIO.
• Timer:
  • Cinque temporizzatori/contatori asincroni di uso generale standard a 32 bit, che supportano fino a quattro ingressi di cattura e quattro uscite di confronto, modalità PWM e ingresso di conteggio esterno.Eventuali timer specifici possono essere selezionati per generare richieste DMA.
  • Un SCTimer/PWM con 8 funzioni di ingresso e 10 funzioni di uscita (compresi 16 registri di cattura e corrispondenza).Gli ingressi e le uscite possono essere indirizzati da o verso pin esterni e internamente da o verso periferiche selezionateAll'interno, l'SCTimer/PWM supporta 16 catture/match, 16 eventi e 32 stati.
  • Un altro timer in RTC può essere utilizzato per svegliarsi da tutte le modalità a bassa potenza, inclusa la disattivazione profonda,con risoluzione di 1 msL'RTC è clockato dal cristallo esterno FRO a 32 kHz o 32,768 kHz.
  • "Termine" multi-canale multi-rate (MRT) a 24 bit per la generazione di interruzioni ripetitive fino a quattro frequenze fisse programmabili.
  • Timer di controllo a finestre (WWDT) con FRO 1 MHz come sorgente di orologeria.
  • Il Micro-Tick Timer eseguito dall'oscillatore di controllo può essere utilizzato per svegliare il dispositivo dalle modalità di sonno e sonno profondo.
  • Timer di 42 bit di funzionamento libero come base temporale continua per il sistema, disponibile in qualsiasi modalità a potenza ridotta.
• Perfigurazioni analoghe:
  • ADC a 16 bit con cinque coppie di canali differenziali (o 10 canali a una sola estremità) e con più ingressi di trigger interni ed esterni e velocità di campionamento fino a 1,0 MSample/sec.L'ADC supporta le conversioni simultanee, su due canali di ingresso ADC appartenenti a una coppia differenziale.
  • Sensore di temperatura integrato collegato all'ADC.
  • Comparatore con cinque pin di ingresso e tensione di riferimento esterna o interna.
• Generazione di orologi:
  • Oscillatore interno a corsa libera (FRO): questo oscillatore fornisce un'uscita selezionabile di 96 MHz e un'uscita di 12 MHz (divisa dalla frequenza più alta selezionata) che può essere utilizzata come orologio di sistema.Il FRO è regolato con una precisione di +/- 2% su tutta la tensione e da -40 C a 105 CPer i dispositivi con codice di data 2041 (anno) e successivi, l'FRO è regolato con una precisione di +/- 1% su tutta la tensione e da 0 C a 85 C.
  • 32 kHz oscillatore interno a corsa libera FRO. Il FRO è tagliato ad una precisione di +/- 2% su tutta la gamma di tensione e temperatura.
  • Oscillatore interno a bassa potenza (FRO 1 MHz) con precisione di +/- 15% su tutto il range di tensione e temperatura.
  • Oscillatore a cristallo con una frequenza di funzionamento da 16 MHz a 32 MHz; opzione di ingresso di clock esterno (modalità bypass) per frequenze di clock fino a 25 MHz.
  • Oscillatore a cristallo con frequenza di funzionamento di 32,768 KHz. Opzione di ingresso di clock esterno (modalità bypass) per frequenze di clock fino a 100 kHz.
  • PLL0 e PLL1 consentono il funzionamento della CPU fino alla velocità massima della CPU senza la necessità di un orologio esterno ad alta frequenza.uscita interna FRO 1 MHz, o l'oscillatore RTC a 32,768 KHz.
  • Funzione di uscita dell'orologio con divisore per monitorare gli orologi interni.
  • Unità di misurazione della frequenza per misurare la frequenza di qualsiasi segnale di orologeria su o fuori del chip.
  • Ogni oscillatore di cristallo ha una banca di condensatori incorporata che può essere utilizzata come condensatore di carico integrato.le banche di condensatori su ogni pin di cristallo possono regolare la frequenza per i cristalli con un carico capacitivo (CL) che consuma spazio sulla scheda e riduce i costi.
• Modalità di risparmio energetico e sveglia:
  • Un'unità di gestione dell'energia integrata per ridurre al minimo il consumo di energia.
  • Modi di alimentazione ridotti: sonno, sonno profondo con ritenzione della RAM, disattivazione con ritenzione della RAM e ritenzione della CPU0 e disattivazione profonda con ritenzione della RAM.
  • Opzioni di sveglia configurabili da interruzioni periferiche.
  • Il Micro-Tick Timer eseguito dall'oscillatore del cane da guardia e l'orologio in tempo reale (RTC) eseguito dall'orologio a 32,768 kHz possono essere utilizzati per svegliare il dispositivo dai modi di sonno e sonno profondo.
  • Power-On Reset (POR, intorno a 0,8 V).
  • Detettori di "brown-out" (BOD) per VBAT_DCDC per il reset forzato o l'interruzione.
• Funzionamento da un convertitore DC-DC interno.
• Fornitore di alimentazione singolo da 1,8 V a 3,6 V.
• Scansione dei confini JTAG supportata.
• Intervallo di temperatura di funzionamento ±40 °C a +105 °C.
• Disponibile in HLQFP100, HTQFP64 e VFBGA98.

I clienti possono scegliere tra cartoni, casse di legno e pallet di legno in base alle loro esigenze.