LPC55S69JBD100K Unidad de microcontrolador MCU Arm Cortex-M33 de 32 bits con velocidad de 180MHz, 320KB de SRAM y 640KB de Flash

LPC55S6x Arm Cortex®-M33 de 32 bits; Coprocesador M33, TrustZone, PowerQuad, CASPER, 320 KB de SRAM; Flash de 640 KB, USB HS, Interfaz Flexcomm, SDIO, contador / temporizadores de 32 bits, SCTimer / PWM, PLU, 16 bits 1.0 msamplas/segundo ADC, Comparador, sensor de temperatura, AES, PUF, SHA, CRC, RNG

El LPC55S6x es un microcontrolador basado en ARM Cortex-M33 para aplicaciones embebidas.Acelerador de hardware PowerQuad para funciones DSP, hasta 320 KB de SRAM en el chip, hasta 640 KB de flash en el chip, módulo PRINCE para el cifrado/descifrado del flash en movimiento,con una interfaz de host y dispositivo USB de alta velocidad y de velocidad completa con funcionamiento sin cristales para velocidad completa, interfaz SD/MMC/SDIO, cinco temporizadores de uso general, un SCTimer/PWM, un RTC/timer de alarma, un temporizador de velocidad múltiple de 24 bits (MRT), un temporizador de vigilancia con ventana (WWDT),Nueve periféricos de comunicación en serie flexibles (que pueden configurarse como un USART), SPI, SPI de alta velocidad, interfaz I2C o I2S), unidad lógica programable (PLU), un ADC de 16 bits de 1,0 msamples/sec capaz de conversiones simultáneas. El ARM Cortex-M33 proporciona una base de seguridad, ofreciendo aislamiento para proteger la propiedad intelectual y los datos valiosos con la tecnología TrustZone®.Simplifica el diseño y el desarrollo de software de los sistemas de control de señales digitales con las instrucciones de procesamiento de señales digitales integradas (DSP)Para soportar los requisitos de seguridad, el LPC55S6x también ofrece soporte para arranque seguro, HASH, AES, RSA, UUID, DICE, cifrado y descifrado dinámicos, autenticación de depuración y cumplimiento de TBSA.

• Las partidas de los componentes de las máquinas de procesamiento de datos de las categorías 1a, 2b y 2b se clasifican en la categoría de las máquinas de procesamiento de datos de las categorías 1a y 2b.
  • Funcionamiento a una frecuencia de hasta 150 MHz (sólo revisión 1B del dispositivo).
  • TrustZone®, unidad de punto flotante (FPU) y unidad de protección de memoria (MPU).
  • ARM Cortex M33 con controlador de interrupción vectorial anidado (NVIC).
  • Entrada de interrupción (NMI) no enmascarable con una selección de fuentes.
  • Serial Wire Debug con ocho puntos de interrupción y cuatro puntos de vigilancia. Incluye Serial Wire Output para capacidades de depuración mejoradas.
  • Tiempo de tiempo del sistema.
  • La configuración de esta instancia incluye MPU, FPU, DSP, ETM y Trustzone.
• con una capacidad de transmisión superior a 100 W, pero no superior a 300 W,
  • Funcionan a una frecuencia de CPU de hasta 150 MHz (sólo para la revisión 1B del dispositivo).
  • La configuración de esta instancia no incluye MPU, FPU, DSP, ETM y Trustzone.
  • Tiempo de tiempo del sistema.
• El coprocesador CASPER Crypto se proporciona para permitir la aceleración de hardware para varias funciones requeridas para ciertos algoritmos criptográficos asimétricos, como la criptografía de curvas elípticas (ECC).
• Acelerador de hardware PowerQuad para funciones CMSIS DSP (unidad de coma fijo y flotación) con soporte de software SDK API ejecución más rápida del conjunto de instrucciones CMSIS de ARM.
• Memoria en el chip:
  • Hasta 640 KB de memoria de programa flash en el chip con acelerador de flash y 512 bytes de borrado y escritura de páginas.
  • Hasta 320 KB de SRAM total, compuesto por 32 KB de SRAM en el bus de código, 272 KB de SRAM en el bus de sistema (272 KB es contiguo),y 16 KB adicionales de SRAM USB en el bus del sistema que pueden ser utilizados por la interfaz USB o para uso general.
• módulo PRINCE para el cifrado en tiempo real de los datos que se escriben en el flash del chip y el descifrado de los datos encriptados durante la lectura para permitir la protección de activos, como la seguridad del código de aplicación,y habilitar la actualización flash segura.
• El cargador de arranque de ROM en el chip admite:
  • Inicio de las imágenes desde el flash en el chip
  • Apoya la verificación de integridad de imagen CRC32.
  • Soporta la programación flash a través de comandos de programación en el sistema (ISP) en las siguientes interfaces: interfaces USB0/1 utilizando el dispositivo de clase HID, interfaz UART (Flexcomm 0) con baud automático,Interfaces SPI esclavas (Flexcomm 3 o 9) utilizando el modo 3 (CPOL = 1 y CPHA = 1), y la interfaz de esclavo I2C (Flexcomm 1)
  • Funciones de la API de ROM: API de programación Flash, API de control de potencia y API de actualización de firmware seguro utilizando el formato de archivo de arranque seguro NXP, versión 2.0 (archivos SB2).
  • Apoya el arranque de imágenes desde regiones flash cifradas PRINCE.
  • Apoyo para el protocolo de autenticación de depuración NXP versión 1.0 (RSA-2048) y 1.1 (RSA-4096).
  • Apoya la configuración de una parte sellada en el modo de análisis de fallas a través de la autenticación de depuración.
• Apoyo para arranque seguro:
  • Utiliza la firma RSASSA-PKCS1-v1_5 de SHA256 como verificación de firmas criptográficas.
  • Apoya las claves públicas de RSA-2048 bits (2048 bits de módulo, exponente de 32 bits).
  • Apoya las claves públicas de RSA-4096 bits (4096 bits de módulo, exponente de 32 bits).
  • Utiliza el formato de certificado x509 para validar las claves públicas de la imagen.
  • Apoya hasta cuatro claves de confianza (Root of Trust, RoT) o de autoridad de certificación revocables,Establecimiento de la raíz de confianza almacenando el hash digest SHA-256 de los hashes de cuatro claves públicas RoT en la región protegida de flash (PFR).
  • Apoya la función anti-revolución utilizando la revocación de claves de imagen y admite hasta 16 revocaciones de certificados de claves de imagen utilizando el campo Número de serie en el certificado x509.
  • Apoya la especificación del motor de composición de identificadores de dispositivos (DICE) (versión Familia 2.0, Nivel 00 Revisión 69) especificado por Trusted Computing Group.
• Interfaces en serie:
  • Flexcomm Interface contiene hasta nueve periféricos en serie (Flexcomm Interface 0-7 y Flexcomm Interface 8).que se dedica a SPI de alta velocidad) puede ser seleccionado por software para ser un USARTCada interfaz Flexcomm incluye un FIFO que admite USART, SPI e I2S. Una variedad de opciones de reloj están disponibles para cada interfaz Flexcomm.incluido un generador compartido de velocidad de transmisión por baud fraccionariaLas interfaces Flexcomm 0 a 7 proporcionan cada una un par de canales de I2S.
  • Las interfaces de bus I2C admiten el modo rápido y el modo rápido Plus con velocidades de datos de hasta 1 Mbit/s y con reconocimiento de direcciones múltiples y modo de monitor.Dos conjuntos de pads I2C verdaderos también admiten el modo de alta velocidad (3.4 Mbit/s) como un esclavo.
  • Controlador host/dispositivo de velocidad completa USB 2.0 con PHY incorporado en el chip y controlador DMA dedicado que admita un funcionamiento sin cristales en modo dispositivo utilizando el ejemplo de la biblioteca de software de la nota técnica (TN00063).
  • Controlador host/dispositivo USB 2.0 de alta velocidad con PHY de alta velocidad incorporado en el chip.
• Periféricos digitales:
  • Controlador DMA0 con 23 canales y hasta 22 disparadores programables, capaz de acceder a todas las memorias y periféricos capaces de DMA.
  • Controlador DMA1 con 10 canales y hasta 15 disparadores programables, capaz de acceder a todas las memorias y periféricos capaces de DMA.
  • Interfaz de tarjeta de entrada/salida digital segura (SD/MMC y SDIO) con soporte DMA. SDIO con soporte para hasta dos tarjetas. Tipos de tarjetas compatibles son MMC, SDIO y CE-ATA. Soporta SD2.0, y SDR25 (52MHz).
  • El bloque del motor CRC puede calcular un CRC en los datos suministrados utilizando uno de los tres polinomios estándar con soporte DMA.
  • Hasta 64 pines de entrada/salida de uso general (GPIO).
  • Los registros GPIO se encuentran en el AHB para un acceso rápido.
  • Se pueden seleccionar hasta ocho GPIO como interrupciones de pines (PINT), activadas por los bordes de entrada ascendentes, descendentes o ambos.
  • Dos interrupciones agrupadas GPIO (GINT) permiten una interrupción basada en una combinación lógica (AND/OR) de estados de entrada.
  • Configuración de pin de E/S con soporte para hasta 16 opciones de funciones.
  • Unidad lógica programable (PLU) para crear pequeñas redes lógicas combinatorias y/o secuenciales, incluyendo máquinas de estado.
• Características de seguridad:
  • ARM TrustZone® habilitado.
  • Motor de cifrado/descifrado AES-256 con claves alimentadas directamente desde PUF o una clave suministrada por software
  • El módulo Secure Hash Algorithm (SHA2) admite el arranque seguro con un controlador DMA dedicado.
  • Función no clonable física (PUF) que utiliza SRAM dedicada para huellas dactilares de silicio. PUF puede generar, almacenar y reconstruir tamaños de claves de 64 a 4096 bits. Incluye hardware para la extracción de claves.
  • Generador de números aleatorios verdaderos (TRNG).
  • Número de serie único de 128 bits para la identificación del dispositivo (UUID).
  • Asegura el GPIO.
• Los temporizadores
  • Cinco temporizadores/contadores asíncronos de uso general estándar de 32 bits, que admiten hasta cuatro entradas de captura y cuatro salidas de comparación, modo PWM e entrada de conteo externa.Se pueden seleccionar eventos de temporizador específicos para generar solicitudes de DMA.
  • Un SCTimer/PWM con 8 funciones de entrada y 10 de salida (incluidos 16 registros de captura y coincidencia).Las entradas y salidas se pueden enrutar hacia o desde pines externos e internamente hacia o desde periféricos seleccionados. Internamente, el SCTimer/PWM admite 16 capturas/partidas, 16 eventos y 32 estados.
  • Reloj de tiempo real (RTC) de 32 bits con resolución de 1 s que se ejecuta en el dominio de energía siempre encendida.con una resolución de 1 msEl RTC es reloj por el 32 kHz FRO o 32,768 kHz cristal externo.
  • Un temporizador multicanal de 24 bits para la generación de interrupciones repetitivas a hasta cuatro velocidades fijas programables.
  • Tiempo de vigilancia con ventana (WWDT) con FRO 1 MHz como fuente de reloj.
  • El temporizador Micro-Tick que funciona desde el oscilador del perro guardián se puede usar para despertar el dispositivo de los modos de sueño y sueño profundo. Incluye 4 registros de captura con entradas de pin.
  • Tiempo de funcionamiento libre de 42 bits como base de tiempo continua para el sistema, disponible en cualquier modo de potencia reducida.
• Los demás componentes de los aparatos de la categoría 8A:
  • ADC de 16 bits con cinco pares de canales diferenciales (o 10 canales de un solo extremo) y con múltiples entradas de disparadores internos y externos y velocidades de muestreo de hasta 1,0 MSamples/sec.El ADC admite conversiones simultáneas, en dos canales de entrada ADC pertenecientes a un par de diferenciales.
  • Sensor de temperatura integrado conectado al ADC.
  • Comparador con cinco pines de entrada y voltaje de referencia externo o interno.
• Generación del reloj:
  • Oscilador interno de funcionamiento libre (FRO). Este oscilador proporciona una salida seleccionable de 96 MHz y una salida de 12 MHz (dividida en la frecuencia más alta seleccionada) que se puede usar como reloj del sistema.El FRO está ajustado a una precisión de +/- 2% en todo el voltaje y de -40 C a 105 CPara los dispositivos con código de fecha 2041 (yyww) y posteriores, el FRO se recortará a una precisión de +/- 1% en todo el voltaje y de 0 C a 85 C.
  • Oscilador interno de funcionamiento libre de 32 kHz FRO. El FRO está recortado a una precisión de +/- 2% en todo el rango de voltaje y temperatura.
  • Oscilador interno de baja potencia (FRO 1 MHz) ajustado a una precisión de +/- 15% en todo el rango de tensión y temperatura.
  • Oscilador de cristal con una frecuencia de funcionamiento de 16 MHz a 32 MHz. Opción de entrada de reloj externo (modo de bypass) para frecuencias de reloj de hasta 25 MHz.
  • Oscilador de cristal con frecuencia de operación de 32.768 KHz. Opción de entrada de reloj externo (modo de bypass) para frecuencias de reloj de hasta 100 kHz.
  • PLL0 y PLL1 permiten el funcionamiento de la CPU hasta la velocidad máxima de la CPU sin la necesidad de un reloj externo de alta frecuencia.salida interna FRO de 1 MHz, o el oscilador RTC de 32,768 KHz.
  • Función de salida de reloj con divisor para controlar los relojes internos.
  • Unidad de medición de frecuencia para medir la frecuencia de cualquier señal de reloj dentro o fuera del chip.
  • Cada oscilador de cristal tiene un banco de condensadores incrustado que se puede utilizar como un condensador de carga integrado.los bancos de condensadores en cada pin de cristal pueden ajustar la frecuencia para los cristales con una carga capacitiva (CL) que conserva el espacio de la placa y reduce los costos.
• Modos de ahorro de energía y de despertar:
  • Unidad de gestión de energía integrada para minimizar el consumo de energía.
  • Módulos de energía reducida: sueño, sueño profundo con retención de RAM, apagado con retención de RAM y retención de CPU0 y apagado profundo con retención de RAM.
  • Opciones de despertador configurables de interrupciones de periféricos.
  • El Micro-Tick Timer que funciona desde el oscilador del perro guardián y el Reloj en Tiempo Real (RTC) que funciona desde el reloj de 32.768 kHz, se pueden usar para despertar el dispositivo de los modos de sueño y sueño profundo.
  • Reinicio de encendido (POR, alrededor de 0,8 V).
  • Detectores de desaceleración (BOD) para VBAT_DCDC para reinicio o interrupción forzada.
• Funcionamiento desde el convertidor DC-DC interno.
• Fuente de alimentación única de 1,8 V a 3,6 V.
• Escaneo de límites JTAG soportado.
• Rango de temperatura de funcionamiento de 40 °C a 105 °C.
• Disponible en los paquetes HLQFP100, HTQFP64 y VFBGA98.

Los clientes pueden elegir entre cartones, cajas de madera y palets de madera de acuerdo con sus requisitos.