LPC55S69JBD100K 32-Bit-Arm Cortex-M33 MCU Mikrocontroller-Einheit mit 180 MHz Geschwindigkeit 320KB SRAM und 640KB Flash

LPC55S6x 32-Bit Arm Cortex®-M33; M33 Coprocessor, TrustZone, PowerQuad, CASPER, 320 KB SRAM; 640 KB Blitz, USB HS, Flexcomm-Schnittstelle, SDIO, 32-Bit Zähler/Timer, SCTimer/PWM, PLU, 16-Bit 1.0 Msample/sec ADC, Vergleicher, Temperatursensor, AES, PUF, SHA, CRC, RNG

Der LPC55S6x ist ein auf ARM Cortex-M33 basierender Mikrocontroller für eingebettete Anwendungen.Hardwarebeschleuniger PowerQuad für DSP-Funktionen, bis zu 320 KB On-Chip-SRAM, bis zu 640 KB On-Chip-Flash, PRINCE-Modul für die On-the-Fly-Flash-Verschlüsselung/Entschlüsselung,Hochgeschwindigkeits- und Vollgeschwindigkeits-USB-Host- und Geräteoberfläche mit kristallfreiem Betrieb für Vollgeschwindigkeit, SD/MMC/SDIO-Schnittstelle, fünf Allzweck-Timer, ein SCTimer/PWM, ein RTC/Alarmtimer, ein 24-Bit-Multi-Rate-Timer (MRT), ein Fenster-Watchdog-Timer (WWDT),Neun flexible serielle Kommunikationsperipheriegeräte (die als USART konfiguriert werden können), SPI, Hochgeschwindigkeits-SPI, I2C- oder I2S-Schnittstelle), Programmierbare Logik-Einheit (PLU), ein 16-Bit-ADC mit 1,0 Msamples/sec, der gleichzeitige Umwandlungen durchführen kann. Der ARM Cortex-M33 bietet eine Sicherheitsgrundlage und bietet Isolation zum Schutz wertvoller IP- und Daten mit der TrustZone®-Technologie.Es vereinfacht die Konzeption und Softwareentwicklung digitaler Signalsteuerungssysteme mit den integrierten Anweisungen für die digitale Signalverarbeitung (DSP). Um die Sicherheitsanforderungen zu unterstützen, bietet der LPC55S6x auch Unterstützung für sicheren Boot, HASH, AES, RSA, UUID, DICE, dynamische Verschlüsselung und Entschlüsselung, Debug-Authentifizierung und TBSA-Konformität.

• Einheit für die Bereitstellung von Daten über die Funktionsweise der Datenbank.
  • Funktionieren mit einer Frequenz von bis zu 150 MHz (nur Geräterevision 1B).
  • TrustZone®, Floating Point Unit (FPU) und Memory Protection Unit (MPU).
  • ARM Cortex M33 eingebauter Nested Vectored Interrupt Controller (NVIC).
  • Nicht-maskierbare Interrupt-Eingabe mit einer Auswahl an Quellen.
  • Serial Wire Debug mit acht Breakpoints und vier Watch Points.
  • Das ist ein System-Tick-Timer.
  • Die Konfiguration dieser Instanz umfasst MPU, FPU, DSP, ETM und Trustzone.
• mit einer Leistung von mehr als 50 W und einer Leistung von mehr als 100 W,
  • mit einer CPU-Frequenz von bis zu 150 MHz (nur Geräterevision 1B).
  • Die Konfiguration dieser Instanz enthält keine MPU, FPU, DSP, ETM und Trustzone.
  • Das ist ein System-Tick-Timer.
• Der CASPER Crypto-Co-Prozessor wird zur Verfügung gestellt, um die Hardwarebeschleunigung für verschiedene Funktionen zu ermöglichen, die für bestimmte asymmetrische kryptographische Algorithmen erforderlich sind, z. B. Elliptic Curve Cryptography (ECC).
• PowerQuad-Hardwarebeschleuniger für CMSIS-DSP-Funktionen (feste und schwebende Komma-Einheit) mit Unterstützung von SDK-Software-API schneller Ausführung von ARM CMSIS-Instruktionssätzen.
• Speicher auf dem Chip:
  • Bis zu 640 KB Flash-Programmspeicher auf dem Chip mit Flash-Beschleuniger und 512-Byte-Seitenlöschen und Schreiben.
  • bis zu 320 KB Gesamt-SRAM, bestehend aus 32 KB SRAM auf Codebus, 272 KB SRAM auf Systembus (272 KB sind zusammenhängend),und zusätzliche 16 KB USB SRAM auf Systembus, die von der USB-Schnittstelle oder für allgemeine Zwecke verwendet werden kann.
• PRINCE-Modul für die Echtzeitverschlüsselung von Daten, die in den Flash-Chip geschrieben werden, und die Entschlüsselung verschlüsselter Flash-Daten während des Lesens, um den Schutz von Assets zu ermöglichen, z. B. durch Sicherung von Anwendungscode,und ermöglicht sicheres Flash-Update.
• Der Bootloader der ROM unterstützt:
  • Booten von Bildern aus dem On-Chip-Flash
  • Unterstützt die CRC32-Bildintegritätsprüfung.
  • Unterstützt Flash-Programmierung über In-System-Programmierung (ISP) -Befehle über folgende Schnittstellen: USB0/1-Schnittstellen mit HID-Klasse-Gerät, UART-Schnittstelle (Flexcomm 0) mit Auto-Baud,SPI-Slave-Schnittstellen (Flexcomm 3 oder 9) mit Modus 3 (CPOL = 1 und CPHA = 1), und I2C-Slave-Schnittstelle (Flexcomm 1)
  • ROM-API-Funktionen: Flash-Programmierung API, Power-Control API und Secure Firmware Update API mit NXP Secure Boot Dateiformat, Version 2.0 (SB2-Dateien).
  • Unterstützt das Booten von Bildern aus PRINCE-verschlüsselten Flashregionen.
  • Unterstützung des NXP Debug Authentication Protocol Version 1.0 (RSA-2048) und 1.1 (RSA-4096).
  • Unterstützt die Einstellung eines versiegelten Teils in den Fehleranalyse-Modus durch Debug-Authentifizierung.
• Sicheres Booten unterstützen:
  • Verwendet die RSASSA-PKCS1-v1_5 Signatur des SHA256-Digests als kryptographische Signaturüberprüfung.
  • Unterstützt RSA-2048-Bit-öffentliche Schlüssel (2048-Bit-Modul, 32-Bit-Exponenten).
  • Unterstützt RSA-4096-Bit-öffentliche Schlüssel (4096-Bit-Modul, 32-Bit-Exponent).
  • Benutzt das x509-Zertifikatformat, um die öffentlichen Schlüssel zu validieren.
  • Unterstützt bis zu vier widerrufliche Root of Trust (RoT) oder Certificate Authority-Schlüssel,Root of Trust-Einrichtung durch Speicherung des SHA-256-Hash-Digests der Hashs von vier RoT-Public Keys in einer geschützten Flash-Region (PFR).
  • Unterstützt die Anti-Rollback-Funktion mit Bildschlüssel-Widerruf und unterstützt bis zu 16 Bildschlüssel-Zertifikate-Widerrufe mit dem Feld Seriennummer im x509-Zertifikat.
  • Unterstützt die Spezifikation für die Kompositionsmaschine für Geräteidentifikatoren (DICE) (Version Familie 2).0, Stufe 00 Revision 69) von der Trusted Computing Group festgelegt.
• Serielle Schnittstellen:
  • Flexcomm Interface enthält bis zu neun serielle Peripheriegeräte (Flexcomm Interface 0-7 und Flexcomm Interface 8).(die für Hochgeschwindigkeits-SPI) kann durch Software ausgewählt werden, um ein USART zu seinJede Flexcomm-Schnittstelle umfasst ein FIFO, das USART, SPI und I2S unterstützt.mit einer Breitbandgeschwindigkeit von mehr als 20 kHz,Flexcomm-Schnittstellen 0 bis 7 liefern jeweils ein Kanalpaar von I2S.
  • Die I2C-Bus-Schnittstellen unterstützen Fast-Mode und Fast-Mode Plus mit Datenraten von bis zu 1 Mbit/s und mit mehrfacher Adresserkennung und Monitormodus.Zwei Sätze echter I2C-Pads unterstützen auch den Hochgeschwindigkeitsmodus (3.4 Mbit/s) als Sklave.
  • USB 2.0 Vollgeschwindigkeits-Host/Gerätesteuerung mit PHY-On-Chip und dediziertem DMA-Steuerungssystem zur Unterstützung eines kristalllosen Betriebs im Gerätemodus unter Verwendung von Softwarebibliothekenbeispiel in der technischen Anmerkung (TN00063).
  • USB 2.0-Hochgeschwindigkeits-Host-/Gerätesteuergerät mit integriertem Hochgeschwindigkeits-PHY.
• Digitale Peripheriegeräte:
  • DMA0-Steuerung mit 23 Kanälen und bis zu 22 programmierbaren Auslösern, mit Zugriff auf alle Speicher und DMA-fähige Peripheriegeräte.
  • Ein DMA1-Steuergerät mit 10 Kanälen und bis zu 15 programmierbaren Auslösern, mit Zugriff auf alle Speicher und DMA-fähige Peripheriegeräte.
  • Sichere digitale Eingabe-/Ausgabe-Kartenoberfläche (SD/MMC und SDIO) mit DMA-Unterstützung. SDIO mit Unterstützung für bis zu zwei Karten. Unterstützte Kartenarten sind MMC, SDIO und CE-ATA. Unterstützt SD2.0, und SDR25 (52MHz).
  • Der CRC-Motorblock kann einen CRC auf gelieferten Daten mit einem von drei Standardpolynomen mit DMA-Unterstützung berechnen.
  • bis zu 64 GPIO-Pins (General-Purpose Input/Output-Pins).
  • GPIO-Register befinden sich für schnellen Zugriff auf der AHB.
  • Bis zu acht GPIOs können als Pin-Interrupts (PINT) ausgewählt werden, die durch steigende, fallende oder beide Eingangskanten ausgelöst werden.
  • Zwei GPIO-Gruppierte Unterbrechungen (GINT) ermöglichen eine Unterbrechung, die auf einer logischen (AND/OR) Kombination von Eingangszuständen basiert.
  • I/O-Pin-Konfiguration mit Unterstützung von bis zu 16 Funktionsoptionen.
  • Programmierbare Logik-Einheit (PLU) zur Erstellung kleiner kombinatorischer und/oder sequentieller Logiknetze einschließlich Zustandmaschinen.
• Sicherheitsmerkmale:
  • ARM TrustZone® aktiviert.
  • AES-256 Verschlüsselungs-/Dechiffrierungsmaschine mit Schlüsseln, die direkt von PUF oder einem Software-Schlüssel eingespeist werden
  • Das Secure Hash Algorithm (SHA2) -Modul unterstützt einen sicheren Start mit einem dedizierten DMA-Controller.
  • Physical Unclonable Function (PUF) mit speziellem SRAM für Silizium-Fingerabdrücke. PUF kann Schlüsselgrößen von 64 bis 4096 Bit erzeugen, speichern und rekonstruieren.
  • Wahrer Zufallszahlengenerator (TRNG).
  • 128 Bit eindeutige Seriennummer des Geräts zur Identifizierung (UUID).
  • Sicherung der GPIO.
• Zeitmesser:
  • Fünf 32-Bit-Standard-allgemeine asynchrone Timer/Zähler, die bis zu vier Erfassungseingänge und vier Vergleichsausgänge, PWM-Modus und externe Zählungseinträge unterstützen.Spezifische Timer-Ereignisse können ausgewählt werden, um DMA-Anfragen zu generieren.
  • Ein SCTimer/PWM mit 8 Eingabe- und 10 Ausgabefunktionen (einschließlich 16 Erfassung- und Übereinstimmungsregistern).Eingänge und Ausgänge können von oder zu externen Pins und intern von oder zu ausgewählten Peripheriegeräten geleitet werden. Intern unterstützt der SCTimer/PWM 16 Aufnahmen/Matches, 16 Ereignisse und 32 Zustände.
  • 32-Bit-Echtzeituhr (RTC) mit einer Auflösung von 1 s, die im Bereich des immer eingeschalteten Stroms läuft.mit einer Auflösung von 1 msDie RTC wird durch den 32 kHz FRO oder 32.768 kHz externen Kristall geregelt.
  • Mehrkanal-Multi-Rate 24-Bit-Timer (MRT) für die Wiederholung von Unterbrechungen mit bis zu vier programmierbaren, festen Raten.
  • Fenstergestützter Wachhundstimer (WWDT) mit FRO 1 MHz als Uhrquelle.
  • Der vom Wachhund-Oszillator betriebene Micro-Tick Timer kann zum Wecken des Geräts aus dem Schlaf- und Tiefschlafmodus verwendet werden.
  • 42-Bit-freie Betriebssystem Timer als kontinuierliche Zeitbasis für das System, verfügbar in allen reduzierten Leistungsmodi.
• Analogperipheriegeräte:
  • 16-Bit-ADC mit fünf Differenzialkanalpaaren (oder 10 einseitigen Kanälen) und mit mehreren internen und externen Auslöser-Eingängen und Probenraten von bis zu 1,0 MSamples/sec.Der ADC unterstützt gleichzeitige Umwandlungen, auf zwei ADC-Eingangskanälen, die zu einem Differentialpaar gehören.
  • Ein integrierter Temperatursensor, der an den ADC angeschlossen ist.
  • Vergleicher mit fünf Eingangspins und externer oder interner Referenzspannung.
• Zeitgeneration:
  • Intern Free Running Oscillator (FRO): Dieser Oszillator liefert einen wählbaren 96 MHz-Ausgang und einen 12 MHz-Ausgang (nach unten geteilt von der ausgewählten höheren Frequenz), der als Systemuhr verwendet werden kann.Der FRO ist auf +/- 2% Genauigkeit über die gesamte Spannung und -40 C bis 105 C abgestimmtFür Geräte mit Datumskode 2041 (Jahr) und später wird der FRO auf +/- 1% Genauigkeit über die gesamte Spannung und 0 C bis 85 C eingestellt.
  • 32 kHz Internal Free Running Oscillator FRO. Der FRO ist auf +/- 2% Genauigkeit über den gesamten Spannungs- und Temperaturbereich abgestimmt.
  • Interner Niederleistungs-Oszillator (FRO 1 MHz) mit einer Genauigkeit von +/- 15% für den gesamten Spannungs- und Temperaturbereich.
  • Kristall-Oszillator mit einer Betriebsfrequenz von 16 MHz bis 32 MHz; Option für eine externe Takt-Eingabe (Bypass-Modus) für Taktfrequenzen bis 25 MHz.
  • Kristall-Oszillator mit Betriebsfrequenz von 32,768 KHz. Option für externe Takt-Eingabe (Bypass-Modus) für Taktfrequenzen bis 100 kHz.
  • PLL0 und PLL1 ermöglichen den CPU-Betrieb bis zur maximalen CPU-Rate ohne die Notwendigkeit einer Hochfrequenz-Außenuhr. PLL0 und PLL1 können vom internen FRO 12 MHz-Ausgang, dem externen Oszillator,interne FRO-Ausgabe von 1 MHz, oder dem 32.768 KHz RTC-Oszillator.
  • Clock-Ausgabefunktion mit Divider zur Überwachung interner Uhren.
  • Frequenzmessungseinheit zur Messung der Frequenz eines auf oder außerhalb des Chips befindlichen Uhrsignals.
  • Jeder Kristall-Oszillator hat eine eingebettete Kondensatorbank, die als integrierter Lastkondensator verwendet werden kann.Die Kondensatorbanken an jedem Kristallpin können die Frequenz für Kristalle mit einer Kapazitätsauflastung (CL) abstimmen, was Platz für die Platine spart und die Kosten senkt.
• Energieeinsparmodus und Weckvorgang:
  • Integrierte PMU (Power Management Unit), um den Stromverbrauch zu minimieren.
  • Leistungsreduzierte Modi: Schlaf, Tiefschlaf mit RAM-Retention, Power-Down mit RAM-Retention und CPU0-Retention und Deep Power-Down mit RAM-Retention.
  • Konfigurierbare Weckoptionen von peripheren Unterbrechungen.
  • Der vom Wachhund-Oszillator laufende Micro-Tick-Timer und die von der 32.768 kHz-Uhr laufende Echtzeituhr (RTC) können verwendet werden, um das Gerät aus dem Schlaf- und Tiefschlafmodus zu wecken.
  • Strom-Auf-Wiederherstellen (POR, etwa 0,8 V).
  • "Brow-Out-Detektoren" (BOD) für VBAT_DCDC zur Zwangswiederherstellung oder -unterbrechung.
• Betrieb durch einen internen DC-DC-Wandler.
• Einzelstromversorgung 1,8 V bis 3,6 V.
• JTAG Grenz-Scan unterstützt.
• Betriebstemperaturbereich von 40 °C bis 105 °C.
• Erhältlich in HLQFP100, HTQFP64 und VFBGA98.

Standard-Exportverpackungen sind erhältlich. Kunden können nach ihren Anforderungen aus Kartons, Holzkästen und Holzpaletten wählen.