48PLLs ПЛИС (Программируемая логическая интегральная схема) 0.95В GW2A-LV18MG196C8/I7

Продукты FPGA серии GW2A/GW2AR предлагают решения программируемой логики с широкими возможностями, включая:

• Архитектура программируемой логики высокой плотности
• Гибкие варианты конфигурации
• Усовершенствованное управление тактированием с помощью PLL
• Поддержка нескольких банков ввода/вывода

Продукты FPGA серии GW2A/GW2AR требуют нескольких типов напряжения:

• Напряжение ядра (VCC)
• Напряжение PLL (VCCPLL)
• Вспомогательное напряжение (VCCX)
• Напряжение банка (VCCIO)

FPGA поддерживает несколько методов конфигурации:

Используется для загрузки данных потока бит в SRAM FPGA, встроенную флэш-память или внешнюю флэш-память.

В качестве ведущего устройства режим конфигурации MSPI автоматически считывает данные конфигурации из внешней флэш-памяти и отправляет их в SRAM FPGA.

Устройство обладает широкими возможностями управления тактированием:

• Глобальные выводы тактирования GCLK, распределенные по четырем квадрантам
• Восемь сетей GCLK на квадрант
• Поддержка PLL для регулировки частоты, фазы и рабочего цикла

Устройство поддерживает функции LVDS (Low Voltage Differential Signaling):

• Все банки поддерживают выход True LVDS
• BANK0/1 поддерживает дифференциальное входное сопротивление 100 Ом
• Требуется оконечный резистор 100 Ом для дифференциального входа

• RECONFIG_N: Функция сброса для программирования FPGA
• READY: Указывает, что FPGA готов к конфигурации
• DONE: Сигнализирует об успешной конфигурации FPGA

Доступна стандартная экспортная упаковка. Клиенты могут выбрать:

• Картонные коробки
• Деревянные ящики
• Деревянные поддоны