48PLLs Puerta de campo programable matriz 0.95V Chip lógico programable GW2A-LV18MG196C8/I7

Los productos FPGA de la serie GW2A/GW2AR ofrecen soluciones de lógica programable con características completas que incluyen:

• Arquitectura de lógica programable de alta densidad
• Opciones de configuración flexibles
• Gestión avanzada del reloj con PLLs
• Soporte de múltiples bancos de E/S

Los productos FPGA de la serie GW2A/GW2AR requieren múltiples tipos de voltaje:

• Voltaje del núcleo (VCC)
• Voltaje del PLL (VCCPLL)
• Voltaje auxiliar (VCCX)
• Voltaje del banco (VCCIO)

El FPGA admite múltiples métodos de configuración:

Se utiliza para descargar datos de flujo de bits a la SRAM del FPGA, flash en el chip o memoria flash externa.

Como dispositivo maestro, el modo de configuración MSPI lee automáticamente los datos de configuración de la memoria flash externa y los envía a la SRAM del FPGA.

El dispositivo cuenta con capacidades completas de gestión del reloj:

• Pines de reloj global GCLK distribuidos en cuatro cuadrantes
• Ocho redes GCLK por cuadrante
• Soporte PLL para ajuste de frecuencia, fase y ciclo de trabajo

El dispositivo admite funciones LVDS (Señalización Diferencial de Bajo Voltaje):

• Todos los bancos admiten salida LVDS real
• BANK0/1 admite una resistencia de entrada diferencial de 100Ω
• Requiere una resistencia de terminación de 100Ω para la entrada diferencial

• RECONFIG_N: Función de reinicio para la programación del FPGA
• READY: Indica que el FPGA está listo para la configuración
• DONE: Señala la configuración exitosa del FPGA

Embalaje estándar de exportación disponible. Los clientes pueden elegir entre:

• Cajas de cartón
• Cajas de madera
• Palés de madera