ПЛИС SMD монтаж FPGA программируемая пользователем вентильная матрица EPM240T100C5N

Семейство незамедлительно включаемых нелетких CPLD MAX® II основано на 6-слойном металлическом процессе вспышки 0,18 мкм, с плотностью от 240 до 2,210 логических элементов (ЛЭ) (128 до 2,0 μm).210 эквивалентных макроэлементов) и нелеткое хранилище объемом 8 Кбит.

• Низкозатратные и маломощные СЛПД
• Мгновенная, неплавная архитектура
• Течение в режиме ожидания до 29 μA
• Быстрая задержка распространения и время до выхода
• Четыре глобальных часа с двумя доступными часами на блок логического массива (LAB)
• Блок UFM до 8 Кбит для нелетающего хранилища
• Многовольтное ядро, обеспечивающее внешнее питание напряжением 3,3 V/2,5 V или 1,8 V
• Интерфейс ввода/вывода MultiVolt, поддерживающий логические уровни 3,3-V, 2,5-V, 1,8-V и 1,5-V
• Автобусная архитектура, включая программируемую скорость спуска, прочность привода, удержание автобуса и программируемые резисторы подтяжки
• Смиты, позволяющие вводить толерантное к шуму устройство (программируемое на один штифт)
• I/O полностью соответствуют спецификации PCI Local Bus, Ревизия 2.2 для работы на 3,3 V на частоте 66 MHz
• Поддерживает горячую розетку
• Встроенные схемы JTAG для испытаний граничного сканирования (BST), соответствующие стандарту IEEE Std. 1149.1-1990
• Схемы интернет-провайдеров, соответствующие стандарту IEEE Std. 1532

Согласно стандартной экспортной упаковке, клиенты могут выбирать из картона, деревянных чехлов и деревянных поддонов в соответствии со своими потребностями.