PLD SMD Montagem FPGA Campo Porta Programável EPM240T100C5N

A família MAX® II de CPLDs instantâneos e não voláteis baseia-se num processo de flash metálico de 6 camadas de 0,18 μm, com densidades de 240 a 2.210 elementos lógicos (LE) (128 a 2,0 μm).210 macrocélulas equivalentes) e armazenamento não volátil de 8 Kbits.

• CPLD de baixo custo e baixa potência
• Arquitetura instantânea e não volátil
• Corrente de espera tão baixa como 29 μA
• Retardo de propagação rápido e tempos de clock to output
• Quatro relógios globais com dois relógios disponíveis por bloco de matriz lógica (LAB)
• Bloco UFM de até 8 Kbits para armazenamento não volátil
• Núcleo multivoltado que permita tensões de alimentação externas de 3,3 V/2,5 V ou 1,8 V
• Interface de E/S multivolt com suporte a níveis lógicos de 3,3 V, 2,5 V, 1,8 V e 1,5 V
• Arquitetura compatível com o ônibus, incluindo taxa de execução programável, força de acionamento, retenção do ônibus e resistores de puxa programáveis
• Ativadores de Schmitt que permitem entradas tolerantes ao ruído (programáveis por pin)
• E/S totalmente conformes com as especificações PCI Local Bus, Revisão 2.2, para operação de 3,3 V a 66 MHz
• Suporte à tomada a quente
• Circuitos integrados de teste de varredura de limites (BST) JTAG conformes com a norma IEEE 1149.1-1990
• Circuitos ISP compatíveis com o IEEE Std. 1532

De acordo com a embalagem de exportação padrão, os clientes podem escolher entre caixas de papelão, caixas de madeira e paletes de madeira de acordo com as suas próprias necessidades.