PLD SMD Montaggio FPGA Field Programmable Gate Array EPM240T100C5N

La famiglia MAX® II di CPLD instant-on non volatili è basata su un processo di flash metallo a 6 strati da 0,18 μm, con densità da 240 a 2.210 elementi logici (LE) (128 a 2,0 μm).210 macrocelle equivalenti) e memoria non volatile di 8 Kbits.

• CPLD a basso costo e a bassa potenza
• Architettura istantanea e non volatile
• corrente in standby inferiore a 29 μA
• Ritardo di propagazione veloce e tempi di clock-to-output
• Quattro orologi globali con due orologi disponibili per blocco di matrice logica (LAB)
• Blocco UFM fino a 8 Kbits per lo storage non volatile
• Corpo multivolt che consente tensioni esterne di alimentazione di 3,3 V/2,5 V o 1,8 V
• Interfaccia I/O multivolt che supporta livelli logici da 3,3 V, 2,5 V, 1,8 V e 1,5 V
• Architettura compatibile con il bus, inclusi tassi di eliminazione programmabili, resistenza dell'azionamento, tenuta del bus e resistori di pull-up programmabili
• Azionatori Schmitt che consentono l'accesso a input resistenti al rumore (programmabili per pin)
• I/O pienamente conformi alle specifiche del bus locale PCI, revisione 2.2 per il funzionamento a 3,3 V a 66 MHz
• Supporta la presa a caldo
• Circuiti integrati JTAG per la prova di scansione dei confini (BST) conformi alla norma IEEE 1149.1-1990
• Circuiti ISP conformi a IEEE Std. 1532

Secondo l'imballaggio standard per l'esportazione, i clienti possono scegliere tra cartoni, casse di legno e pallet di legno secondo le proprie esigenze.