PLD SMD実装 FPGA フィールドプログラマブルゲートアレイ EPM240T100C5N

インスタントオンの非揮発性CPLDのMAX®IIファミリーは、240〜2,210ロジック要素（LES）（128〜210同等のマクロセル）と8 kbitsの非型積分貯蔵を備えた0.18 µm、6層金属フラッシュプロセスに基づいています。

• 低コスト、低電力CPLD
• インスタントオン、非揮発性アーキテクチャ
• 29 µAという低いスタンバイ電流
• 高速伝播遅延と時計から出力時間
• ロジックアレイブロック（ラボ）ごとに2つのクロックが利用可能な4つのグローバルクロック
• UFMは、不揮発性ストレージのために最大8 kビットをブロックします
• 3.3 V/2.5 Vまたは1.8 Vの外部供給電圧を有効にするマルチボルトコア
• 3.3-V、2.5-V、1.8-V、および1.5-VロジックレベルをサポートするマルチボルトI/Oインターフェイス
• プログラム可能なスルーレート、ドライブ強度、バスホールド、プログラム可能なプルアップ抵抗器を含むバスに優しいアーキテクチャ
• Schmittトリガーノイズ耐性の入力を可能にする（ピンごとにプログラム可能）
• I/OSは、PCIローカルバスの仕様に完全に準拠しています。
• ホットソケットをサポートします
• 組み込みのJTAG境界スキャンテスト（BST）回路は、IEEE STDに準拠しています。 1149.1-1990
• IEEE STDに準拠したISP回路。 1532

標準のエクスポートパッケージによると。顧客は、自分の要件に応じて、カートン、木製のケース、木製パレットから選択できます。