PLD SMD Pemasangan FPGA Field Programmable Gate Array EPM240T100C5N

Keluarga Max® II dari CPLD instan-on, non-volatile didasarkan pada proses logam logam 6-lapis 0,18-μm, dengan kepadatan dari 240 hingga 2.210 elemen logika (LES) (128 hingga 2.210 makrosel setara) dan penyimpanan non-volatile dari 8 KBIT.

• CPLD berbiaya rendah, berdaya rendah
• Arsitektur instan-on, non-volatile
• Arus siaga serendah 29 μA
• Penundaan propagasi cepat dan waktu-ke-output
• Empat jam global dengan dua jam tersedia per blok array logika (lab)
• UFM blok hingga 8 kbit untuk penyimpanan yang tidak mudah menguap
• Inti multivolt yang mengaktifkan tegangan suplai eksternal baik 3,3 V/2.5 V atau 1,8 V
• Antarmuka I/O Multivolt Mendukung level logika 3.3-V, 2.5-V, 1.8-V, dan 1.5-V
• Arsitektur ramah bus termasuk tingkat slew yang dapat diprogram, kekuatan drive, penahanan bus, dan resistor pull-up yang dapat diprogram
• Pemicu Schmitt Mengaktifkan Input Toleran Noise (Programmable Per Pin)
• I/OS sepenuhnya sesuai dengan spesifikasi bus lokal PCI, revisi 2.2 untuk operasi 3.3-V pada 66 MHz
• Mendukung hot-socketing
• Built-in JTAG Boundary-Scan Test (BST) Sirkuit yang sesuai dengan IEEE Std. 1149.1-1990
• Sirkuit ISP sesuai dengan IEEE Std. 1532

Menurut kemasan ekspor standar. Pelanggan dapat memilih dari karton, kotak kayu dan palet kayu sesuai dengan kebutuhan mereka sendiri.