EPM240T100C5N PLD SMD Εγκατάσταση FPGA Πεδίο Προγραμματιστέας Πύλης

Η οικογένεια MAX® II άμεσων, μη πτητικών CPLDs βασίζεται σε μια διαδικασία μέταλλο-φλας 6 στρωμάτων 0,18 μm, με πυκνότητες από 240 έως 2.210 λογικά στοιχεία (LE) (128 έως 2,0 μm).210 ισοδύναμα μακροκύτταρα) και μη πτητική αποθήκευση 8 Kbits.

• Ελάχιστο κόστος, χαμηλής κατανάλωσης CPLD
• Άμεση, μη πτητική αρχιτεκτονική
• ρεύμα αναμονής χαμηλότερο από 29 μA
• Ταχεία καθυστέρηση διάδοσης και χρόνος ρολογιού έως εξόδου
• Τέσσερα παγκόσμια ρολόγια με δύο διαθέσιμα ρολόγια ανά μπλοκ λογικής συστοιχίας (LAB)
• Μέγιστο UFM block έως 8 Kbits για μη πτητική αποθήκευση
• Πυρήνες MultiVolt που επιτρέπουν εξωτερικές τάσεις τροφοδοσίας είτε 3,3 V/2,5 V είτε 1,8 V
• Διασύνδεση Ε/Υ MultiVolt που υποστηρίζει λογικά επίπεδα 3,3-V, 2,5-V, 1,8-V και 1,5-V
• Αρχιτεκτονική φιλική προς το λεωφορείο, συμπεριλαμβανομένης της προγραμματισμένης ταχύτητας εκτόξευσης, της αντοχής κίνησης, της υποστήριξης λεωφορείου και των προγραμματισμένων αντίστοιχων αντλητών
• Ενεργοποιητές Schmitt που επιτρέπουν εισόδους ανοχής θορύβου (προγραμματισμό ανά πιν)
• Εισαγωγές/Επεξεργασίες πλήρως συμβατές με τις προδιαγραφές τοπικής λεωφορείας PCI, αναθεώρηση 2.2 για λειτουργία 3,3-V σε 66 MHz
• Υποστηρίζει θερμή πρίζα
• Ενσωματωμένα κυκλώματα JTAG για δοκιμή με σάρωση ορίων (BST) που συμμορφώνονται με το IEEE Std. 1149.1-1990
• Διαδικτυακά κυκλώματα ISP συμβατά με το IEEE Std. 1532

Σύμφωνα με την τυποποιημένη συσκευασία εξαγωγής, οι πελάτες μπορούν να επιλέξουν από χαρτόνια, ξύλινα κουτιά και ξύλινα παλέτα σύμφωνα με τις δικές τους απαιτήσεις.