EPM240T100C5N PLD SMD การติดตั้ง FPGA สนามโปรแกรม Gate Array

กลุ่มผลิตภัณฑ์ MAX® II ของ CPLD แบบไม่ลบเลือนที่เปิดทันทีนั้นใช้กระบวนการแฟลชโลหะ 6 ชั้นขนาด 0.18 µm โดยมีองค์ประกอบลอจิก (LE) ความหนาแน่นตั้งแต่ 240 ถึง 2,210 (มาโครเซลล์เทียบเท่า 128 ถึง 2,210) และพื้นที่จัดเก็บข้อมูลแบบไม่ลบเลือนที่ 8 Kbit

• CPLD ต้นทุนต่ำและพลังงานต่ำ
• สถาปัตยกรรมแบบเปิดทันทีและไม่ลบเลือน
• กระแสไฟสแตนด์บายต่ำเพียง 29 µA
• ความล่าช้าในการแพร่กระจายที่รวดเร็วและเวลานาฬิกาต่อเอาท์พุต
• นาฬิกาทั่วโลกสี่นาฬิกาพร้อมนาฬิกาสองนาฬิกาต่อลอจิกอาร์เรย์บล็อก (LAB)
• UFM บล็อกสูงสุด 8 Kbits สำหรับการจัดเก็บแบบไม่ลบเลือน
• แกน MultiVolt ช่วยให้สามารถจ่ายแรงดันไฟฟ้าภายนอกได้ 3.3 V/2.5 V หรือ 1.8 V
• อินเทอร์เฟซ MultiVolt I/O รองรับระดับลอจิก 3.3-V, 2.5-V, 1.8-V และ 1.5-V
• สถาปัตยกรรมที่เหมาะกับบัส รวมถึงอัตราการสลูว์ที่ตั้งโปรแกรมได้ ความแรงของไดรฟ์ การยึดบัส และตัวต้านทานแบบพูลอัพที่ตั้งโปรแกรมได้
• Schmitt ทริกเกอร์เปิดใช้งานอินพุตทนเสียงรบกวน (ตั้งโปรแกรมได้ต่อพิน)
• I/O เป็นไปตามข้อกำหนด PCI Local Bus ฉบับแก้ไข 2.2 สำหรับการทำงาน 3.3-V ที่ 66 MHz
• รองรับการเสียบปลั๊กร้อน
• วงจรการทดสอบการสแกนขอบเขต JTAG (BST) ในตัวที่สอดคล้องกับ IEEE Std. 1149.1-1990
• วงจร ISP สอดคล้องกับ IEEE Std. 1532

ตามบรรจุภัณฑ์ส่งออกมาตรฐาน ลูกค้าสามารถเลือกกล่อง ลังไม้ และพาเลทไม้ได้ตามความต้องการของตนเอง