FBGA-200 DRAMメモリーチップ 8Gb X16 X2チャネル LPDDR4X IS43LQ32256B-062BLI

ダイナミックランダムアクセスメモリ DRAM 8Gb x16 x2チャネル モバイル LPDDR4/LPDDR4X IS43LQ32256B-062BLI

• コンフィギュレーション: 256Mb x 16 x 2チャンネル - 1チャンネルあたり8つの内部バンク
• 低電圧コアとI/O電源:
  • VDD1 = 1.70-1.95V
  • VDD2 = 1.06-1.17V
  • VDDQ = 1.06-1.17V (LPDDR4)
  • VDDQ = 0.57-0.65V (LPDDR4X)
• LVSTL (Low Voltage Swing Terminated Logic) I/Oインターフェース
• 内部VREFとVREFトレーニング
• ダイナミックODT:DQ ODT:VSSQ終了,CA ODT:VSS終了
• 最大 時計周波数: 1866MHz (3733Mbps)
• 16n プリフェッチ DDR アーキテクチャ
• 単一のデータレート (複数サイクル) コマンド/アドレスバス
• バイダイレクト/ディフェリエンシャルデータストロブ/バイトデータ (DQS/DQS#)
• プログラム可能およびオン・ザ・フライ (BL=16,32) の爆発長
• ZQ カリブレーション
• 操作温度範囲:
  • 工業用 (TC=-40°Cから95°C)
  • 自動車用 A1 (TC = -40°Cから95°C)
  • 自動車用 A2 (TC = -40°Cから105°C)
  • 自動車用 A3 (TC=-40°C~125°C)
• 時計停止機能
• MR4から状態が読み取れるチップ内の温度センサー
• 200ボール×32BGAパッケージ (10x14.5mm)

IS43/46LQ32256BとIS43/46LQ32256BLは8Gbit CMOS LPDDR4 SDRAMである.デバイスは,デバイスごとに2チャネルに分けられ,各チャネルは8バンクと16ビットである.この製品は高速操作を達成するために二重データレートアーキテクチャを使用します.双データレートアーキテクチャは基本的に16Nプリフェッチアーキテクチャであり,I/Oピンのクロックサイクルごとに2つのデータワードを転送するように設計されたインターフェースです.

この製品は,時計の上下両端に参照した完全同期操作を提供しています.データ経路は内部にパイプラインで 16n ビットをプリフォートして非常に高い帯域幅を達成します.

標準の輸出パッケージによると 顧客は自分のニーズに応じて カートン,木製ケース,木製パレットから選択できます