ชิปความจํา FBGA-200 DRAM 8Gb X16 X2 ช่อง LPDDR4X IS43LQ32256B-062BLI

หน่วยความจำการเข้าถึงแบบสุ่มแบบไดนามิก DRAM 8GB X16 X2 Channel Mobile LPDDR4/LPDDR4X IS43LQ32256B-062BLI

• การกำหนดค่า: 256MB x16 x 2 ช่องทาง - 8 ธนาคารภายในต่อช่อง
• แกนไฟฟ้าแรงดันต่ำและอุปกรณ์จ่ายไฟ I/O:
  • VDD1 = 1.70-1.95V
  • VDD2 = 1.06-1.17V
  • VDDQ = 1.06-1.17V (LPDDR4)
  • VDDQ = 0.57-0.65V (LPDDR4X)
• LVSTL (การแกว่งแรงดันไฟฟ้าต่ำลอจิกสิ้นสุด) I/O อินเตอร์เฟส
• การฝึกอบรมภายใน VREF และ VREF
• Dynamic ODT: DQ ODT: การสิ้นสุด VSSQ, CA ODT: VSS สิ้นสุด
• สูงสุด ความถี่สัญญาณนาฬิกา: 1866MHz (3733Mbps)
• สถาปัตยกรรม DDR ล่วงหน้า 16N
• อัตราข้อมูลเดียว (หลายรอบ) คำสั่ง/ที่อยู่บัส
• Data Data Data สองทิศทาง/เชิงอนุพันธ์ต่อไบต์ของข้อมูล (DQS/DQS#)
• ความยาวการระเบิดที่ตั้งโปรแกรมได้และเปิดบิน (bl = 16, 32)
• การสอบเทียบ ZQ
• ช่วงอุณหภูมิการทำงาน:
  • อุตสาหกรรม (TC = -40 ° C ถึง 95 ° C)
  • ยานยนต์, A1 (TC = -40 ° C ถึง 95 ° C)
  • ยานยนต์, A2 (TC = -40 ° C ถึง 105 ° C)
  • ยานยนต์, A3 (TC = -40 ° C ถึง 125 ° C)
• ความสามารถในการหยุดนาฬิกา
• เซ็นเซอร์อุณหภูมิบนชิปที่สามารถอ่านสถานะได้จาก MR4
• แพ็คเกจ 200-ball x32 BGA (10x14.5 มม.)

IS43/46LQ32256B และ IS43/46LQ32256BL คือ 8GBIT CMOS LPDDR4 SDRAM อุปกรณ์ถูกจัดระเบียบเป็น 2 ช่องทางต่ออุปกรณ์และแต่ละช่องทางคือ 8 ธนาคารและ 16 บิต ผลิตภัณฑ์นี้ใช้สถาปัตยกรรมอัตราดอกเบี้ยสองเท่าเพื่อให้บรรลุการทำงานความเร็วสูง สถาปัตยกรรมอัตราข้อมูลสองเท่านั้นเป็นสถาปัตยกรรม prefetch 16N ที่มีอินเทอร์เฟซที่ออกแบบมาเพื่อถ่ายโอนสองคำข้อมูลต่อรอบนาฬิกาที่หมุด I/O

ผลิตภัณฑ์นี้นำเสนอการดำเนินการแบบซิงโครนัสอย่างสมบูรณ์ที่อ้างถึงทั้งที่เพิ่มขึ้นและลดลงของนาฬิกา เส้นทางข้อมูลจะถูกส่งไปยังภายในและ 16N บิตก่อนที่จะได้รับแบนด์วิดท์สูงมาก

ตามบรรจุภัณฑ์ส่งออกมาตรฐาน ลูกค้าสามารถเลือกจากกล่องกล่องไม้และพาเลทไม้ตามความต้องการของตนเอง