FBGA-200 DRAM Speicherchip 8 GB X16 X2 Kanal LPDDR4X IS43LQ32256B-062BLI

Dynamischer Zufallsspeicher DRAM 8 GB x16 x2 Kanal Mobilfunk LPDDR4/LPDDR4X IS43LQ32256B-062BLI

• Konfiguration: 256 Mb x 16 x 2 Kanäle - 8 interne Banken pro Kanal
• Niederspannungskern- und I/O-Stromversorgungen:
  • VDD1 = 1,70-1,95 V
  • VDD2 = 1,06-1,17 V
  • VDDQ = 1,06-1,17 V (LPDDR4)
  • VDDQ = 0,57-0,65 V (LPDDR4X)
• I/O-Schnittstelle LVSTL (Low Voltage Swing Terminated Logic)
• Internes VREF und VREF-Ausbildung
• Dynamische ODT: DQ ODT: VSSQ Beendigung, CA ODT: VSS Beendigung
• Max. Uhrfrequenz: 1866MHz (3733Mbps)
• 16n DDR-Architektur vor dem Abrufen
• Einheitliche Datenrate (mehrere Zyklen) für den Befehls-/Adressbus
• Bidirektions-/Differenzdatenstroboskop pro Byte von Daten (DQS/DQS#)
• Programmierbare und im Einsatz befindliche Sprenglängen (BL=16, 32)
• ZQ-Kalibrierung
• Betriebstemperaturbereiche:
  • Industrie (TC = -40 °C bis 95 °C)
  • Automobilindustrie, A1 (TC = -40 °C bis 95 °C)
  • Fahrzeugtechnik, A2 (TC = -40°C bis 105°C)
  • Fahrzeugindustrie, A3 (TC = -40°C bis 125°C)
• Fähigkeit zur Zeitverzögerung
• Temperatursensor auf dem Chip, dessen Status von MR4 abgelesen werden kann
• 200-Kugel x32 BGA-Paket (10x14,5 mm)

Die IS43/46LQ32256B und IS43/46LQ32256BL sind 8Gbit CMOS LPDDR4 SDRAM.Dieses Produkt verwendet eine Doppeldatenrate-Architektur, um einen hohen Geschwindigkeitsbetrieb zu erreichen.Die Doppeldatenrate-Architektur ist im Wesentlichen eine 16N-Prefetch-Architektur mit einer Schnittstelle zur Übertragung von zwei Datenwörtern pro Taktzyklus an den I/O-Pins.

Dieses Produkt bietet voll synchrone Operationen, die sowohl auf die aufsteigenden als auch auf die absteigenden Uhrenkanten bezogen werden.Die Datenpfade sind intern gepipelin und 16n Bits vorab abgerufen, um eine sehr hohe Bandbreite zu erreichen.

Nach der Standard-Exportverpackung können Kunden nach eigenen Bedürfnissen aus Kartons, Holzkisten und Holzpaletten wählen.