1Kb 256Mb EEPROM Chip borrable eléctricamente programable sólo para lectura Memoria DS28E01P-100+T

El DS28E01-100 combina 1024 bits de EEPROM con seguridad de autenticación de desafío y respuesta implementada con el algoritmo de hash seguro ISO/IEC 10118-3 (SHA-1). La matriz EEPROM de 1024 bits está configurada como cuatro páginas de 256 bits con un Scratchpad de 64 bits para realizar operaciones de escritura.

Todas las páginas de memoria se pueden escribir, y una página se puede colocar en el modo Eprom-emulación, donde los bits solo se pueden cambiar de un estado 1 a un 0. Cada DS28E01-100 tiene su propio número de registro ROM único garantizado de 64 bits que está lasado en la fábrica en el chip.

El DS28E01-100 se comunica sobre el autobús de 1-alambre de solo contacto. La comunicación sigue el protocolo estándar de 1 alambre con el número de registro que actúa como la dirección de nodo en el caso de una red multideravice de 1 alambre.

• 1024 bits de memoria EEPROM dividida en cuatro páginas de 256 bits
• Motor SHA-1 de 512 bits en chip para calcular los códigos de autenticación de mensajes de 160 bits (MAC) y generar secretos
• El acceso a la escritura requiere conocimiento del secreto y la capacidad de calcular y transmitir una Mac de 160 bits como autorización
• Protección de escritura de página programable para el usuario para la página 0, página 3 o las cuatro páginas juntas
• Modo de emulación EPROM OTP Programable por el usuario para la página 1 ("Escribir a 0")
• Se comunica al host con una sola señal digital a 15.3kbps o 90.9kbps usando un protocolo de 1 alambre
• Histéresis y filtrado de punto de conmutación para optimizar el rendimiento en presencia de ruido
• Lee y escribe más de 2.8V a 5.25V El rango de voltaje de -40 ° C a +85 ° C
• TSOC y TDFN de 6 líderes o paquetes de 2-lecho de TO-92 y SFN

Según el empaque de exportación estándar. Los clientes pueden elegir entre cajas de cartones, estuches de madera y paletas de madera de acuerdo con sus propios requisitos.