18Mbit 静的 SRAM チップ 6.5 Ns COMS CY7C1381KV33-133AXI

• 133 MHzバスの運用をサポートします
• 512K×36および1M×18 Common I/O
• 3.3 Vコア電源（VDD）
• 2.5 Vまたは3.3 VI/O供給（VDDQ）
• 高速時計から出力時間：6.5 ns（133 MHzバージョン）
• 高性能2-1-1-1アクセス率
• インターリーブまたは線形バーストシーケンスをサポートするユーザー選択可能なバーストカウンター
• IEEE 1149.1 jtag互換境界スキャン
• ZZスリープモードオプション
• ソフトエラー率（SER）を減らすためのオンチップエラー補正コード（ECC）

Cy7C1381KV33シリーズは、3.3 V、512K×36、および1M×18の同期フローであり、最小の接着剤ロジックを備えた高速マイクロプロセッサと境界するように設計されています。これらのデバイスは、6.5 ns（133 MHzバージョン）の最大アクセス遅延を備えており、バーストアドレス生成用の2ビットオンチップカウンターが含まれています。

すべての同期入力は、正のエッジトリガークロック入力（CLK）によって制御されるレジスタによってゲートされます。デバイスは+3.3 Vコア電源から動作し、すべての出力は+2.5 Vまたは+3.3 Vの供給で動作します。すべての入力と出力は、JEDECスタンダードとJESD8-5互換です。

利用可能な標準のエクスポートパッケージ。顧客は、要件に応じて、カートン、木製のケース、木製パレットから選択できます。