18 Mbit Static SRAM Chip 6.5 Ns COMS CY7C1381KV33-133AXI

• Supporta le operazioni di bus a 133 MHz
• 512K × 36 e 1M × 18 I/O comuni
• 3.3 V di alimentazione del nucleo (VDD)
• 2.5 V o 3.3 V di alimentazione I/O (VDDQ)
• Tempo rapido di clock-to-output: 6,5 ns (versione 133 MHz)
• Alta prestazione 2-1-1-1 accesso
• Contatore di scoppio selezionabile dall'utente che supporta sequenze di scoppio interlacciate o lineari
• IEEE 1149.1 Scansione di confine compatibile con JTAG
• Opzione di modalità di riposo ZZ
• Codice di correzione degli errori su chip (ECC) per ridurre il tasso di errore morbido (SER)

La serie CY7C1381KV33 ha un flusso sincrono di 3,3 V, 512K × 36 e 1M × 18 attraverso SRAM progettati per interfacciarsi con microprocessori ad alta velocità con logica di colla minima.Questi dispositivi hanno un ritardo di accesso massimo di 6.5 ns (versione a 133 MHz) e includono un contatore on-chip a 2 bit per la generazione di indirizzi a burst.

Tutti gli ingressi sincroni sono controllati da registri controllati da un ingresso di orologeria a bordo positivo (CLK).5 V o +3Tutti gli ingressi e le uscite sono JEDEC-standard e JESD8-5-compatibile.

Sono disponibili imballaggi standard per l'esportazione e i clienti possono scegliere tra cartoni, casse di legno e pallet di legno in base alle loro esigenze.