SRAM COMS a 8Mbit Statico a Chip a Memoria ad Accesso Casuale CY7C1051DV33-10ZSXIT

Cy7C1051DV33 è un RAM CMOS ad alte prestazioni organizzato come 512 K parole per 16 bit.

Per scrivere sul dispositivo, prendere chip abilita (CE) e scrivere gli ingressi (noi) bassi. Se il byte basso abilita (BLE) è basso, i dati da pin I/O (I/O0-I/O7) sono scritti nella posizione specificata sui pin dell'indirizzo (A0-A18). Se il byte alto abilita (BHE) è basso, i dati da pin I/O (I/O8-I/O15) vengono scritti nella posizione specificata sui pin dell'indirizzo (A0-A18).

Per leggere dal dispositivo, prendi chip abilita (CE) e output abilita (OE) bassa mentre forzando la scrittura abilita (noi) alta. Se il byte basso abilita (BLE) è basso, i dati dalla posizione della memoria specificati dai pin dell'indirizzo vengono visualizzati su I/O0-I/O7. Se Byte High Abilita (BHE) è basso, allora i dati dalla memoria vengono visualizzati su I/O8 a I/O15.

I pin di input/output (I/O0-I/O15) sono posizionati in uno stato ad alta impedenza quando il dispositivo è deselezionato (alto CE), le uscite sono disabilitate (OE alto), BHE e BLE sono disabilitati (BHE, BLE HIGH) o un'operazione di scrittura (CE Low e We Low) è in corso.

Cy7C1051DV33 è disponibile in un pacchetto TSOP II a 44 pin con potenza centrale e pinout di terra (rivoluzionario) e un pacchetto FBGA a 48 palle.

• Intervalli di temperatura: da -40 ° C a 85 ° C
• Alta velocità: TAA = 10 ns
• Potenza attiva bassa: ICC = 110 mA a F = 100 MHz
• Potenza di standby CMOS basso: ISB2 = 20 mA
• Conservazione dei dati 2.0-V.
• Automatico in giù quando è deselezionato
• Input e output compatibili con TTL
• Facile espansioni di memoria con funzionalità CE e OE
• Disponibile in pacchetti FBGA a 48 palle senza PB e pacchetti Tsop II a 44 pin

Secondo l'imballaggio di esportazione standard. I clienti possono scegliere tra cartoni, custodie in legno e pallet in legno in base alle proprie esigenze.