Memoria de acceso aleatorio SRAM COMS de chip estático de 8 Mbit CY7C1051DV33-10ZSXIT

El CY7C1051DV33 es una memoria RAM estática CMOS de alto rendimiento organizada como 512 K palabras por 16 bits.

Para escribir al dispositivo, tome las entradas Chip Enable (CE) y Write Enable (WE) LOW. Si Byte LOW Enable (BLE) es LOW, entonces los datos de los pines de E/S (I/O0-I/O7),se escribe en la ubicación especificada en los pines de dirección (A0-A18)Si el byte HIGH Enable (BHE) es LOW, entonces los datos de los pins de E/S (I/O8-I/O15) se escriben en la ubicación especificada en los pins de dirección (A0-A18).

Para leer desde el dispositivo, tome Chip Enable (CE) y Output Enable (OE) LOW mientras fuerza el Write Enable (WE) HIGH.entonces los datos de la ubicación de la memoria especificada por los pines de dirección aparecen en I/O0-I/O7. Si el Byte HIGH Enable (BHE) es BAJO, entonces los datos de la memoria aparecen en I/O8 a I/O15.

Los pines de entrada/salida (I/O0-I/O15) se colocan en un estado de alta impedancia cuando el dispositivo está desactivado (CE ALTO), las salidas están desactivadas (OE ALTO), el BHE y el BLE están desactivados (BHE, BLE ALTO),o una operación de escritura (CE LOW), y WE LOW) está en curso.

El CY7C1051DV33 está disponible en un paquete TSOP II de 44 pines con potencia central y pinado a tierra (revolucionario) y un paquete FBGA de 48 bolas.

• Rango de temperaturas: -40°C a 85°C
• Velocidad máxima: tAA = 10 ns
• Baja potencia activa: ICC = 110 mA a f = 100 MHz
• La potencia de espera CMOS es baja: ISB2 = 20 mA
• 2.0-V retención de datos
• Apagado automático cuando se deshabilita
• Entradas y salidas compatibles con TTL
• Fácil expansión de memoria con características CE y OE
• Disponible en paquetes FBGA de 48 bolas y TSOP II de 44 pines sin Pb

Según el embalaje estándar de exportación, los clientes pueden elegir entre cartones, cajas de madera y palets de madera según sus propios requisitos.