18Mbit Static SRAM Chip 6.5 Ns COMS CY7C1381KV33-133AXI

• Unterstützt 133 MHz -Busbetriebe
• 512k × 36 und 1m × 18 Common I/O
• 3,3 V Core Netzteil (VDD)
• 2,5 V oder 3,3 VI/O -Versorgung (VDDQ)
• Schnelle Uhr-zu-Ausgangs-Zeit: 6,5 NS (133 MHz-Version)
• Hohe Leistung 2-1-1-1 Zugangsrate
• Benutzerauswahler Burst -Zähler, der verschachtelte oder lineare Burst -Sequenzen unterstützt
• IEEE 1149.1 JTAG-kompatibler Grenzübergang Scan
• Zz Sleep Mode Option
• On-Chip-Fehlerkorrekturcode (ECC) zur Reduzierung der Soft-Fehlerrate (Ser)

Die CY7C1381KV33 -Serie beträgt 3,3 V, 512K × 36 und 1M × 18 synchroner Durchfluss durch SRAMs, die mit Hochgeschwindigkeits -Mikroprozessoren mit minimaler Kleberlogik ausgestattet sind. Diese Geräte verfügen über eine maximale Zugriffsverzögerung von 6,5 NS (133 MHz-Version) und enthalten einen 2-Bit-On-Chip-Zähler für die Erzeugung von Burst-Adressen.

Alle synchronen Eingänge werden durch Register geschaltet, die von einem positiven Kanten ausgelöst werden, CLK -Eingang (CLK). Die Geräte arbeiten mit einer Kernleistung von +3,3 V, während alle Ausgaben mit einer Versorgung von +2,5 V oder +3,3 V arbeiten. Alle Eingänge und Ausgänge sind JEDEC-Standard und JESD8-5-kompatibel.

Standard -Exportverpackung verfügbar. Kunden können aus Kartons, Holzkoffern und Holzpaletten entsprechend ihren Anforderungen wählen.