Puce SRAM Statique 18Mbit 6.5 Ns COMS CY7C1381KV33-133AXI

• Prend en charge les opérations de bus à 133 MHz
• E/S communes 512K × 36 et 1M × 18
• Alimentation principale de 3,3 V (VDD)
• Alimentation d'E/S de 2,5 V ou 3,3 V (VDDQ)
• Temps d'horloge à sortie rapide : 6,5 ns (version 133 MHz)
• Taux d'accès 2-1-1-1 haute performance
• Compteur en rafale sélectionnable par l'utilisateur prenant en charge les séquences en rafale entrelacées ou linéaires
• Scan de limite compatible IEEE 1149.1 JTAG
• Option de mode veille ZZ
• Code de correction d'erreur (ECC) sur puce pour réduire le taux d'erreur logicielle (SER)

Les séries CY7C1381KV33 sont des SRAM synchrones 3,3 V, 512K × 36 et 1M × 18 conçues pour s'interfacer avec des microprocesseurs à grande vitesse avec une logique de collage minimale. Ces appareils présentent un délai d'accès maximal de 6,5 ns (version 133 MHz) et incluent un compteur à 2 bits sur puce pour la génération d'adresses en rafale.

Toutes les entrées synchrones sont commandées par des registres contrôlés par une entrée d'horloge à front positif (CLK). Les appareils fonctionnent à partir d'une alimentation principale de +3,3 V, tandis que toutes les sorties fonctionnent avec une alimentation de +2,5 V ou +3,3 V. Toutes les entrées et sorties sont conformes à la norme JEDEC et compatibles JESD8-5.

Emballage d'exportation standard disponible. Les clients peuvent choisir parmi des cartons, des caisses en bois et des palettes en bois en fonction de leurs besoins.