MT41K256M16TW-107 IT:P DRAM DDR3L Pamięć 4 Gbit 16 bit 933 MHz FBGA-96 Industrial Grade

• VDD = VDDQ = 1,35 V (1,283 ∼1,45 V)
• Kompatybilny z tyłu z VDD = VDDQ = 1,5V ±0,075V
  • Wspiera kompatybilność urządzeń DDR3L z powrotem w zastosowaniach 1,5 V
• Stroboskop dwu-dyscyplinarny dla danych różnicowych
• Architektura 8n-bit prefetch
• Wprowadzanie różnicowego zegara (CK, CK#)
• 8 banków wewnętrznych
• Nominalne i dynamiczne zakończenie na bieżąco (ODT) dla sygnałów danych, strobowych i maski
• Wymagania w zakresie bezpieczeństwa
• Programuje się opublikowaną latencję dodatku CAS (AL)
• Programatyczna opóźnienie CAS (WRITE) (CWL)
• Stała długość wybuchu (BL) wynosząca 8 i wybuchowy kawałek (BC) wynoszący 4 (za pośrednictwem zestawu rejestrów trybu [MRS])
• Wybór BC4 lub BL8 na pokładzie (OTF)
• Tryb samoodświeżania
• TC 105°C
  • 64 ms, 8192 cykli odświeżania do 85°C
  • 32 ms, 8192 cykli odświeżania w temperaturze > 85°C do 95°C
  • 16 ms, 8192 cykli odświeżania w temperaturze > 95°C do 105°C
• Temperatura samoodświeżania (SRT)
• Automatyczne samoodświeżanie (ASR)
• Pisanie wyrównania
• Rejestr wielofunkcyjny
• Kalibracja sterownika wyjściowego

• Konfiguracja
  • 1 Gig x 4 1G4
  • 512 Meg x 8 512M8
  • 256 Meg x 16 256M16
• Zestaw FBGA (bez Pb) x4, x8
  • 78 kul (9 mm x 10,5 mm) Rev. E RH
  • 78-kulik (7,5 mm x 10,6 mm) Rev. N RG
  • 78 kul (8 mm x 10,5 mm) Rev. P DA
• Zestaw FBGA (bez Pb)
  • 96 kul (9 mm x 14 mm) Rev. E HA
  • 96-kulik (7,5 mm x 13,5 mm) Rev. N LY
  • 96 kul (8 mm x 14 mm) Rev. P TW
• Czas działania ‡ czas cyklu
  • 938ps @ CL = 14 (DDR3-2133) -093
  • 1.07ns @ CL = 13 (DDR3-1866) - 107
  • 1.25ns @ CL = 11 (DDR3-1600) -125
• Temperatura pracy
  • Komercyjne (0°C TC +95°C) Żadne
  • Przemysłowe (TC +95°C) IT
  • W przypadku pojazdów silnikowych (TC +105°C)
• Rewizja: E/N/P

Dostępne standardowe opakowania eksportowe. Klienci mogą wybierać z kartonów, drewnianych pudełek i drewnianych palet zgodnie z ich wymaganiami.