32MB 1.7V 2V PSRAM Chip 8 Bit TFBGA W958D8NBYA5I-TR Static Random Access Memory Chip

• Interface: HyperBus
• Fonte de alimentação: 1.7V~2.0V
• Taxa de clock máxima: 250MHz
• Taxa de Dados Dupla (DDR) Até 500 MB/s
• Faixa de temperatura de operação: -40°C ≤ TCASE ≤ 85°C
• Características de Burst Configuráveis
• Modos de Atualização da Matriz
• Pacote TFBGA de 24 esferas

A interface HyperBus atinge alta velocidade de leitura e gravação com uma contagem baixa de sinais, interface de Taxa de Dados Dupla (DDR). O protocolo DDR transfere dois bytes de dados por ciclo de clock nos sinais de entrada/saída DQ.

Todas as entradas e saídas são compatíveis com LV-CMOS. Informações de comando, endereço e dados são transferidas pelos oito sinais HyperBus DQ[7:0]. O clock (CK#, CK) é usado para captura de informações por um dispositivo escravo HyperBus.

Cada transação começa com a afirmação de CS# e sinais de Comando-Endereço (CA), seguido pelo início das transições de clock para transferir seis bytes CA, seguido pela latência de acesso inicial e transferências de dados de leitura ou gravação.

Embalagem de exportação padrão disponível. Os clientes podem escolher entre caixas de papelão, caixas de madeira e paletes de madeira de acordo com suas necessidades.