32MB 1.7V 2V PSRAM Chip 8 Bit TFBGA W958D8NBYA5I-TR Static Random Access Memory Chip

• Schnittstelle: Hyperbus
• Stromversorgung: 1,7 V ~ 2,0 V
• Maximale Taktrate: 250 MHz
• Doppeldatenrate (DDR) bis zu 500 MB/s
• Betriebstemperaturbereich: -40 ° C ≤ Tase ≤ 85 ° C
• Konfigurierbare Burst -Eigenschaften
• Array -Aktualisierungsmodi
• 24 Bälle TFBGA -Paket

Die Hyperbus -Schnittstelle erreicht Hochgeschwindigkeits -Lese- und Schreibdurchsatz mit einer niedrigen Signalzahl, Doppeldatenrate (DDR). Das DDR -Protokoll überträgt zwei Daten Bytes pro Taktzyklus auf die DQ -Eingangs-/Ausgangssignale.

Alle Eingänge und Ausgänge sind LV-CMOs kompatibel. Befehls-, Adresse und Dateninformationen werden über die acht Hyperbus -DQ [7: 0] -Signale übertragen. Die Uhr (CK#, CK) wird von einem Hyperbus -Slave -Gerät zur Informationsaufnahme verwendet.

Jede Transaktion beginnt mit der Behauptung von CS #- und Befehlsadress-Signalen (CA), gefolgt von dem Beginn der Taktübergänge, um sechs CA-Bytes zu übertragen, gefolgt von der anfänglichen Zugriffslatenz und den Datenübertragungen, die entweder gelesen oder schreiben.

Standard -Exportverpackung verfügbar. Kunden können aus Kartons, Holzkoffern und Holzpaletten entsprechend ihren Anforderungen wählen.