32MB 1.7V 2V PSRAM ชิป 8 บิต TFBGA W958D8NBYA5I-TR ชิปความทรงจําการเข้าสุ่มแบบสแตตติก

• อินเตอร์เฟซ: ไฮเปอร์บัส
• พลังงานไฟฟ้า: 1.7V ~ 2.0V
• อัตราเวลาสูงสุด: 250MHz
• อัตราการส่งข้อมูลสองครั้ง (DDR) สูงสุด 500 MB/s
• ระยะอุณหภูมิการทํางาน: -40°C ≤ TCASE ≤ 85°C
• คุณสมบัติการระเบิดที่สามารถตั้งค่าได้
• รูปแบบการอัพเดท array
• แพคเกจ TFBGA 24 ลูก

อินเตอร์เฟซ HyperBus ประสบความเร็วในการอ่านและเขียนความเร็วสูง ด้วยการนับสัญญาณต่ํา อินเตอร์เฟส Double Data Rate (DDR)โปรต็อกอล DDR ส่งข้อมูลสองไบท์ต่อวัฏจักรนาฬิกาบนสัญญาณ input/output DQ.

ทั้งหมดการเข้าและการออกเป็น LV-CMOS รองรับ. คําสั่ง, ที่อยู่, และข้อมูลข้อมูลถูกโอนผ่านแปดสัญญาณ HyperBus DQ[7:0] นาฬิกา (CK#,CK) ใช้ในการจับข้อมูลโดยอุปกรณ์ slave HyperBus.

ทุกธุรกิจเริ่มต้นด้วยการยืนยันของสัญญาณ CS# และคําสั่งที่อยู่ (CA) ตามด้วยการเริ่มต้นการสลับเวลาในการโอน 6 ไบท์ CAตามด้วยความช้าในการเข้าถึงเบื้องต้นและทั้งอ่านหรือเขียนการโอนข้อมูล.

มีการบรรจุส่งออกมาตรฐาน ลูกค้าสามารถเลือกจากกล่องกล่อง, กล่องไม้และพัลเล็ตไม้ตามความต้องการของพวกเขา