Startseite ProdukteCPLD PLD

CPLD 40K Programmierbarer Logik-Baustein Chip GW2A-LV18PG256C8/I7

Ich bin online Chat Jetzt

CPLD 40K Programmierbarer Logik-Baustein Chip GW2A-LV18PG256C8/I7

CPLD 40K Programmierbarer Logik-Baustein Chip GW2A-LV18PG256C8/I7
CPLD 40K Programmierbarer Logik-Baustein Chip GW2A-LV18PG256C8/I7 CPLD 40K Programmierbarer Logik-Baustein Chip GW2A-LV18PG256C8/I7 CPLD 40K Programmierbarer Logik-Baustein Chip GW2A-LV18PG256C8/I7

Großes Bild :  CPLD 40K Programmierbarer Logik-Baustein Chip GW2A-LV18PG256C8/I7

Produktdetails:
Herkunftsort: China
Markenname: GOWIN
Zertifizierung: ROHS
Modellnummer: GW2A-LV18PG256C8/I7
Dokument: 993AFF2F5404F56831CC71F223F...09.pdf
Zahlung und Versand AGB:
Min Bestellmenge: 10
Preis: consult with
Verpackung Informationen: Tray
Lieferzeit: 5-8 Arbeitstage
Zahlungsbedingungen: t/t
Versorgungsmaterial-Fähigkeit: 10000
Kontakt Plaudern Sie Jetzt

CPLD 40K Programmierbarer Logik-Baustein Chip GW2A-LV18PG256C8/I7

Beschreibung
(LUT4): 20.736 (FF): 15.552
SSRAM(bits): 40k BSRAM (Bit): 828K
BSRAM: 46 (18x18 Multiplizierer): 48
(PLLs): 4
Hervorheben:

CPLD Programmierbarer Logik-Baustein Chip

,

40K Programmierbarer Logik-Baustein Chip

,

GW2A-LV18PG256C8/I7

PBGA-256 CPLD/FPGA Programmierbares Logikgerät Chip GW2A-LV18PG256C8/I7
Produktspezifikationen
Attribut Wert
(LUT4) 20.736
(FF) 15.552
SSRAM (Bits) 40k
BSRAM (Bits) 828K
BSRAM (个) 46
(18x18 Multiplikator) 48
(PLLS) 4
Produktbeschreibung

Die FPGA -Produkte der GW2A/GW2AR -Serie erfordern die Einhaltung spezifischer Entwurfsregeln für die Implementierung von Leiterplatten. Dieses Handbuch beschreibt die Funktionen und speziellen Funktionen dieser FPGA -Produkte und bietet eine umfassende Checkliste, um den Entwurfsprozess zu leiten.

Überlegungen zum wichtigsten Design
  • Stromversorgungsanforderungen
  • JTAG Download -Konfiguration
  • MSPI -Download -Prozess
  • Takt -Pin -Spezifikationen
  • Differentialstiftkonfigurationen
  • Bereit, reconfig_n erledigte Signale
  • Modusauswahlparameter
  • JTAGSEL_N -Funktionalität
  • FASTRD_N -OPERUNG
  • Extremmerkmale
  • PIN Multiplexing -Optionen
  • Externe Kristalloszillatorschaltung Referenzen
  • GW2AR Bankspannungsspezifikationen
  • Unterstützte Konfigurationsmodi
Stromversorgung

Die FPGA -Produkte der GW2A/GW2AR -Serie verwenden mehrere Spannungstypen:

  • Kernspannung (VCC)
  • PLL -Spannung (VCCPLL)
  • Hilfsspannung (VCCX)
  • Bankspannung (VCCIO)

VCCX dient als Hilfsstromversorgung für interne Chip -Verbindungen, wobei in der Regel 2,5 V oder 3,3 V erforderlich sind. Ohne ordnungsgemäße VCCX-Versorgung werden E/A-, OSC- und BSRAM-Schaltungen betroffen, was den Chip nicht funktionsfähig macht.

Leistungsspezifikationen

Benutzer müssen den Betrieb unter den empfohlenen Arbeitsbedingungen sicherstellen. Für die Stromverbrauchsanalyse kann das GPA -Tool bestimmte Dichten, Einkapselung und Ressourcenauslastung bewerten.

Einschalttiming

Empfohlener Zeitbereich: 0,2 ms bis 2 ms.

Wichtig:Wenn die Stromversorgung 2 ms überschreitet, stellen Sie sicher, dass der sequentielle Einschalten mit VCC beginnt, gefolgt von VCCX/VCCIO. Für Stick-on unter 0,2 ms können zusätzliche Kondensatoren erforderlich sein, um die Dauer zu verlängern.
Leistungsfilterung

Jeder FPGA -Leistungsstift sollte über einen 0,1 μF -Keramikkondensator mit dem Masse verbinden. VCC -Kernspannungseingang erfordert eine spezifische Rauschverarbeitung.

JTAG Download

JTAG Download ermöglicht Bitstream-Datenübertragung zu SRAM, On-Chip-Flash oder Off-Chip-Flash.

Signal E/O Beschreibung
Tck ICH Serienuhreingang im JTAG -Modus
TMS ICH Eingabe des Seriennodus mit schwachem internen Pull-up im JTAG-Modus
TDI ICH Serielle Dateneingabe mit schwachem internen Pull-up im JTAG-Modus
Tdo O Seriendatenausgabe im JTAG -Modus
Produktvergleich
Besonderheit GW2A-18 GW2A-55
(LUT4) 20.736 54.720
(FF) 15.552 41.040
SSRAM (Bits) 40k 106K
BSRAM (Bits) 828K 2.520K
BSRAM (个) 46 140
(18x18 Multiplikator) 48 40
(PLLS) 4 6
E/O Bank 8 8
GPIO 384 608
CPLD 40K Programmierbarer Logik-Baustein Chip GW2A-LV18PG256C8/I7 0 CPLD 40K Programmierbarer Logik-Baustein Chip GW2A-LV18PG256C8/I7 1 CPLD 40K Programmierbarer Logik-Baustein Chip GW2A-LV18PG256C8/I7 2
Verpackung und Versand
  • Standard -Exportverpackungen verfügbar
  • Benutzerdefinierte Verpackungsoptionen: Kartons, Holzkoffer, Holzpaletten
Häufig gestellte Fragen
1. Wie kann man Preisgestaltung erhalten?

Zitate werden in der Regel innerhalb von 24 Stunden nach Erhalt des Anfrages (ohne Wochenenden/Feiertage) bereitgestellt. Für dringende Anfragen kontaktieren Sie uns bitte direkt.

2. Was ist Ihre Lieferzeit?

Kleine Chargen: 7-15 Tage. Große Chargen: ca. 30 Tage. Das Timing hängt von der Bestellmenge und der Saison ab.

3. Zahlungsbedingungen?

Fabrikpreise mit 30% Einzahlung, 70% T/T -Zahlung vor dem Versand.

4. Versandmethoden?

Verfügbare Optionen: Meer, Luft oder Express (EMS, UPS, DHL, TNT, FedEx). Bestätigen Sie die Methode vor der Bestellung.

5. Wie unterstützen Sie langfristige Beziehungen?
  • Behalten Sie Qualitätsstandards und wettbewerbsfähige Preise bei
  • Behandle alle Kunden mit Respekt und Aufrichtigkeit

Kontaktdaten
Shenzhen Filetti Technology Co., LTD

Ansprechpartner: Mr. Sun

Telefon: 18824255380

Senden Sie Ihre Anfrage direkt an uns (0 / 3000)