Aperçu ProduitsCPLD PLD

La CPLD 40K est une puce logique programmable GW2A-LV18PG256C8/I7

Je suis en ligne une discussion en ligne

La CPLD 40K est une puce logique programmable GW2A-LV18PG256C8/I7

La CPLD 40K est une puce logique programmable GW2A-LV18PG256C8/I7
La CPLD 40K est une puce logique programmable GW2A-LV18PG256C8/I7 La CPLD 40K est une puce logique programmable GW2A-LV18PG256C8/I7 La CPLD 40K est une puce logique programmable GW2A-LV18PG256C8/I7

Image Grand :  La CPLD 40K est une puce logique programmable GW2A-LV18PG256C8/I7

Détails sur le produit:
Lieu d'origine: Chine
Nom de marque: GOWIN
Certification: ROHS
Numéro de modèle: Les données sont fournies par les autorités compétentes de l'État membre dans lequel le véhicule est
Documents: 993AFF2F5404F56831CC71F223F...09.pdf
Conditions de paiement et expédition:
Quantité de commande min: 10
Prix: consult with
Détails d'emballage: Plateau
Délai de livraison: 5 à 8 jours ouvrables
Conditions de paiement: t/t
Capacité d'approvisionnement: 10000
Contact Causez Maintenant

La CPLD 40K est une puce logique programmable GW2A-LV18PG256C8/I7

description de
(LUT4): 20,736 (FF): 15,552
SSRAM ((bits): 40k BSRAM (bits): 828K
BSRAM: 46 (Multiplicateur 18x18): 48
(PLLs): 4
Mettre en évidence:

Puce de périphérique logique programmable CPLD

,

Puce de dispositif logique programmable 40K

,

Les données sont fournies par les autorités compétentes de l'État membre dans lequel le véhicule est situé.

Les données de l'appareil doivent être fournies à l'utilisateur conformément à l'annexe I.
Spécifications du produit
Attribut Valeur
(LUT4) 20,736
(FF) 15,552
SSRAM ((bits) 40K
BSRAM ((bits) 828K
BSRAM (((个) 46
(18x18 Multiplicateur) 48
(PLLs) 4
Description du produit

Les produits FPGA de la série GW2A/GW2AR nécessitent le respect de règles de conception spécifiques pour la mise en œuvre des cartes de circuits.fournir une liste de contrôle complète pour guider le processus de conception.

Considérations clés en matière de conception
  • Exigences d'alimentation électrique
  • Configuration du téléchargement JTAG
  • Processus de téléchargement MSPI
  • Spécifications des broches d'horloge
  • Configuration des broches différentielles
  • Les signaux de configuration sont les suivants:
  • Paramètres de sélection du mode
  • Fonctionnalité JTAGSEL_N
  • Opération FASTRD_N
  • Caractéristiques EXTR
  • Options de multiplexage à broches
  • Références du circuit d'oscillateur de cristal externe
  • GW2AR Spécifications de la tension de la banque
  • Les modes de configuration pris en charge
Énergie

Les produits FPGA de la série GW2A/GW2AR utilisent plusieurs types de tension:

  • Voltage du noyau (VCC)
  • Voltage PLL (VCCPLL)
  • Voltage auxiliaire
  • Voltage de virage (VCCIO)

Le VCCX sert d'alimentation auxiliaire pour les connexions de puce internes, nécessitant généralement 2,5 V ou 3,3 V. Sans une alimentation VCCX appropriée, les circuits I/O, OSC et BSRAM seront affectés,rendant la puce non fonctionnelle.

Spécifications de puissance

Pour l'analyse de la consommation d'énergie, l'outil GPA peut évaluer les densités spécifiques, l'encapsulation et l'utilisation des ressources.

Temps de mise sous tension

Plage de temps de mise en marche recommandée: 0,2 ms à 2 ms.

Il est important:Si l'alimentation dépasse 2 ms, assurez-vous que l'alimentation séquentielle commence par VCC suivie de VCCX/VCCIO. Pour une alimentation inférieure à 0,2 ms, des condensateurs supplémentaires peuvent être nécessaires pour prolonger la durée.
Filtrage de la puissance

Chaque broche d'entrée de puissance FPGA doit être connectée à la terre via un condensateur céramique de 0,1 μF. L'entrée de tension du noyau VCC nécessite un traitement du bruit spécifique.

Télécharger JTAG

Le téléchargement JTAG permet le transfert de données en bitstream vers la SRAM, le flash sur puce ou hors puce.

Signalisation Résultats Définition
TCK Je suis... Entrée d'horloge en série en mode JTAG
Le TMS Je suis... Entrée en mode série avec faible traction interne en mode JTAG
TDI Je suis... Entrée de données en série avec faible traction interne en mode JTAG
DTD Je vous en prie. Sortie de données en série en mode JTAG
Comparaison des produits
Caractéristique GW2A-18 GW2A-55
(LUT4) 20,736 54,720
(FF) 15,552 41,040
SSRAM ((bits) 40K 106K
BSRAM ((bits) 828K 2520K
BSRAM (((个) 46 140
(18x18 Multiplicateur) 48 40
(PLLs) 4 6
Banque d'entrée/sortie 8 8
Résultats de l'enquête 384 608
La CPLD 40K est une puce logique programmable GW2A-LV18PG256C8/I7 0 La CPLD 40K est une puce logique programmable GW2A-LV18PG256C8/I7 1 La CPLD 40K est une puce logique programmable GW2A-LV18PG256C8/I7 2
Emballage et expédition
  • Emballage standard à l'exportation disponible
  • Options d'emballage sur mesure: cartons, boîtes en bois, palettes en bois
Questions fréquemment posées
1Comment obtenir un prix?

Les devis sont généralement fournis dans les 24 heures suivant la réception de la demande (sauf les week-ends/fêtes).

2Quel est votre délai de livraison?

Pour les petits lots: 7 à 15 jours. Pour les grands lots: environ 30 jours. Le délai dépend de la quantité de commande et de la saison.

3Les conditions de paiement?

Prix d'usine avec 30% de dépôt, 70% de paiement T/T avant expédition.

4Les méthodes d'expédition?

Options disponibles: par mer, par avion ou par express (EMS, UPS, DHL, TNT, FEDEX).

5Comment soutiendrez-vous les relations à long terme?
  • Maintenir des normes de qualité et des prix compétitifs
  • Traitez tous les clients avec respect et sincérité

Coordonnées
Shenzhen Filetti Technology Co., LTD

Personne à contacter: Mr. Sun

Téléphone: 18824255380

Envoyez votre demande directement à nous (0 / 3000)