PBGA-256 CPLD/FPGA Dispositivo logico programmabile Chip GW2A-LV18PG256C8/I7
Specifiche del prodotto
| Attributo |
Valore |
| (LUT4) |
20.736 |
| (Ff) |
15.552 |
| Ssram (bit) |
40k |
| Bsram (bit) |
828k |
| Bsram (个) |
46 |
| (Moltiplicatore 18x18) |
48 |
| (PLLS) |
4 |
Descrizione del prodotto
I prodotti FPGA serie GW2A/GW2AR richiedono aderenza a specifiche regole di progettazione per l'implementazione del circuito. Questo manuale delinea le funzionalità e le funzioni speciali di questi prodotti FPGA, fornendo una lista di controllo completa per guidare il processo di progettazione.
Considerazioni sulla progettazione chiave
- Requisiti di alimentazione
- Configurazione di download JTAG
- Processo di download MSPI
- Specifiche del perno dell'orologio
- Configurazioni del pin differenziale
- Pronto, Reconfig_n Segnali fatti
- Parametri di selezione della modalità
- Funzionalità Jtagsel_n
- FASTRD_N Operation
- Caratteristiche EXTR
- Pin Opzioni multiplexing
- Riferimenti a circuito di oscillatore di cristalli esterni
- Specifiche di tensione della banca GW2AR
- Modalità di configurazione supportate
Alimentazione elettrica
I prodotti FPGA serie GW2A/GW2AR utilizzano più tipi di tensione:
- Tensione del core (VCC)
- Tensione PLL (VCCPLL)
- Tensione ausiliaria (VCCX)
- Tensione bancaria (VCCIO)
VCCX funge da alimentazione ausiliaria per le connessioni interne del chip, in genere che richiedono 2,5 V o 3,3 V. Senza adeguati circuiti di fornitura VCCX, I/O, OSC e BSRAM saranno interessati, rendendo il chip non funzionale.
Specifiche di potere
Gli utenti devono garantire il funzionamento nelle condizioni di lavoro raccomandate. Per l'analisi del consumo di energia, lo strumento GPA può valutare densità specifiche, incapsulamento e utilizzo delle risorse.
Tempismo di accensione
Range di tempo di alimentazione consigliato: da 0,2 ms a 2ms.
Importante:Se l'alimentazione supera 2ms, assicurarsi che l'accensione sequenziale inizi con VCC seguito da VCCX/VCCIO. Per l'alimentazione di 0,2 ms, potrebbero essere necessari ulteriori condensatori per prolungare la durata.
Filtro di potenza
Ogni perno di ingresso di potenza FPGA deve collegarsi a terra attraverso un condensatore in ceramica da 0,1μF. L'ingresso di tensione del core VCC richiede un'elaborazione specifica del rumore.
Download JTAG
Il download JTAG abilita il trasferimento di dati Bitstream su SRAM, flash on-chip o flash off-chip.
| Segnale |
I/o |
Descrizione |
| TCK |
IO |
Ingresso dell'orologio seriale in modalità JTAG |
| TMS |
IO |
Ingresso in modalità seriale con pull-up interno debole in modalità JTAG |
| Tdi |
IO |
Input di dati seriali con deboli pull-up interno in modalità JTAG |
| Tdo |
O |
Output dei dati seriali in modalità JTAG |
Confronto dei prodotti
| Caratteristica |
GW2A-18 |
GW2A-55 |
| (LUT4) |
20.736 |
54.720 |
| (Ff) |
15.552 |
41.040 |
| Ssram (bit) |
40k |
106k |
| Bsram (bit) |
828k |
2.520k |
| Bsram (个) |
46 |
140 |
| (Moltiplicatore 18x18) |
48 |
40 |
| (PLLS) |
4 |
6 |
| Banca i/o |
8 |
8 |
| GPIO |
384 |
608 |
Imballaggio e spedizione
- Packaging di esportazione standard disponibile
- Opzioni di imballaggio personalizzate: cartoni, custodie in legno, pallet in legno
Domande frequenti
1. Come ottenere i prezzi?
Le citazioni sono in genere previste entro 24 ore dalla ricevuta di indagine (esclusi i fine settimana/festività). Per richieste urgenti, contattaci direttamente.
2. Qual è il tuo tempo di consegna?
Piccoli lotti: 7-15 giorni. Grandi lotti: circa 30 giorni. Il tempismo dipende dalla quantità e dalla stagione dell'ordine.
3. Termini di pagamento?
Prezzi di fabbrica con deposito del 30%, 70% di pagamento T/T prima della spedizione.
4. Metodi di spedizione?
Opzioni disponibili: Sea, Air o Express (EMS, UPS, DHL, TNT, FedEx). Conferma il metodo prima dell'ordinamento.
5. Come supporti le relazioni a lungo termine?
- Mantenere standard di qualità e prezzi competitivi
- Tratta tutti i clienti con rispetto e sincerità
Il tuo messaggio deve contenere da 20 a 3000 caratteri!
