Dispositivo lógico programável PBGA-256 CPLD/FPGA Chip GW2A-LV18PG256C8/i7
Especificações do produto
| Atributo |
Valor |
| (Lut4) |
20.736 |
| (Ff) |
15.552 |
| Ssram (bits) |
40k |
| BSRAM (bits) |
828K |
| BSRAM (个) |
46 |
| (Multiplicador 18x18) |
48 |
| (PLLS) |
4 |
Descrição do produto
Os produtos FPGA da série GW2A/GW2AR requerem adesão a regras de design específicas para a implementação do quadro de circuitos. Este manual descreve os recursos e as funções especiais desses produtos FPGA, fornecendo uma lista de verificação abrangente para orientar o processo de design.
Considerações de design -chave
- Requisitos de fonte de alimentação
- JTAG Download Configuração
- Processo de download do MSPI
- Especificações do pino do relógio
- Configurações de pinos diferenciais
- Pronto, Reconfig_n Sinais feitos
- Parâmetros de seleção de modo
- Funcionalidade jtagsel_n
- Operação FASTRD_N
- Extrair recursos
- Opções de multiplexação por pinos
- Referências de circuito de oscilador de cristal externo
- Especificações de tensão do banco GW2AR
- Modos de configuração suportados
Fonte de energia
Os produtos FPGA da série GW2A/GW2AR utilizam vários tipos de tensão:
- Tensão do núcleo (VCC)
- Tensão PLL (VCCPLL)
- Tensão auxiliar (VCCX)
- Tensão bancária (VCCIO)
O VCCX serve como uma fonte de alimentação auxiliar para conexões internas de chip, geralmente exigindo 2,5V ou 3.3V. Sem os circuitos adequados de suprimentos VCCX, E/S, OSC e BSRAM serão afetados, tornando o chip não funcional.
Especificações de potência
Os usuários devem garantir a operação nas condições de trabalho recomendadas. Para análise de consumo de energia, a ferramenta GPA pode avaliar densidades específicas, encapsulamento e utilização de recursos.
Timing de potência
Faixa de tempo de energia recomendada: 0,2ms a 2ms.
Importante:Se o Power-On exceder 2ms, verifique se o poder sequencial começar com o VCC seguido pelo VCCX/VCCIO. Para energia abaixo de 0,2ms, podem ser necessários capacitores adicionais para estender a duração.
Filtragem de energia
Cada pino de entrada de energia do FPGA deve se conectar ao aterramento através de um capacitor de cerâmica de 0,1μF. A entrada de tensão do núcleo do VCC requer processamento de ruído específico.
Download JTAG
O JTAG Download Ativa a transferência de dados do BitStream para SRAM, flash no chip ou flash off-chip.
| Sinal |
E/S. |
Descrição |
| Tck |
EU |
Entrada de relógio em série no modo JTAG |
| Tms |
EU |
Modo serial Entrada com fraca pull-up interna no modo JTAG |
| TDI |
EU |
Entrada de dados em série com fraco pull-up interno no modo JTAG |
| Tdo |
O |
Saída de dados em série no modo JTAG |
Comparação de produtos
| Recurso |
GW2A-18 |
GW2A-55 |
| (Lut4) |
20.736 |
54.720 |
| (Ff) |
15.552 |
41.040 |
| Ssram (bits) |
40k |
106k |
| BSRAM (bits) |
828K |
2.520k |
| BSRAM (个) |
46 |
140 |
| (Multiplicador 18x18) |
48 |
40 |
| (PLLS) |
4 |
6 |
| Banco de E/S. |
8 |
8 |
| Gpio |
384 |
608 |
Embalagem e envio
- Embalagem de exportação padrão disponível
- Opções de embalagem personalizadas: caixas, caixas de madeira, paletes de madeira
Perguntas frequentes
1. Como obter preços?
As citações são normalmente fornecidas dentro de 24 horas após o recebimento do inquérito (excluindo fins de semana/feriados). Para solicitações urgentes, entre em contato conosco diretamente.
2. Qual é o seu tempo de entrega?
Pequenos lotes: 7-15 dias. Lotes grandes: aproximadamente 30 dias. O tempo depende da quantidade e da estação do pedido.
3. Termos de pagamento?
Preços de fábrica com depósito de 30%, 70% de pagamento t/t antes da remessa.
4. Métodos de envio?
Opções disponíveis: mar, ar ou expresso (EMS, UPS, DHL, TNT, FedEx). Confirme o método antes de fazer o pedido.
5. Como você apóia relacionamentos de longo prazo?
- Manter padrões de qualidade e preços competitivos
- Trate todos os clientes com respeito e sinceridade
Por favor verifique seu email!
