Chip de memória DDR3 SDRAM 1GB 1.5V FBGA-96 8K Refresh IMD64M16R38AG8GNF

• VDD = VDDQ = +1,5V ±0,075V
• E/S push/pull de 1,5V com terminação central
• Strobe de dados bidirecional diferencial
• Arquitetura de pré-busca de 8n bits
• Entradas de clock diferenciais (CK, CK#)
• 8 bancos internos
• Terminação nominal e dinâmica no chip (ODT) para sinais de dados, strobe e máscara
• Latência CAS (LEITURA) (CL): 5, 6, 7, 8, 9, 10 ou 11
• Latência ADITIVA CAS (AL) POSTADA: 0, CL - 1, CL - 2
• Latência CAS (ESCRITA) (CWL): 5, 6, 7, 8, com base em tCK
• Comprimento de rajada (BL) fixo de 8 e corte de rajada (BC) de 4 (via o conjunto de registro de modo [MRS])
• BC4 ou BL8 selecionável on-the-fly (OTF)
• Modo de autorrefresh
• TC de 0°C a 95°C
  • 64ms, atualização de 8.192 ciclos a 0°C a 85°C
  • 32ms a 85°C a 95°C
• Faixa de frequência de clock de 300 a 800 MHz
• Temperatura de autorrefresh (SRT)
• Autorrefresh automático (ASR)
• Nivelamento de escrita
• Registro de uso múltiplo
• Calibração do driver de saída

• Memória ICMAX
• Configuração
  • 256 Meg x 4
  • 128 Meg x 8
  • 64 Meg x 16
• Código do produto
  • DDR3
• Densidade
  • 1 Gigabyte
• Tensão/Atualização
  • 1,5V/8k atualização
• Pacote FBGA (sem chumbo) - x4, x8
  • 78 esferas (8mm x 11,5mm) Rev. E, F
  • 78 esferas (9mm x 11,5mm) Rev. D
  • 78 esferas (8mm x 10,5mm) Rev. J
  • 86 esferas (9mm x 15,5mm) Rev. B
• Pacote FBGA (sem chumbo) - x16
  • 96 esferas (8mm x 14mm) Rev. E
• Tempo - tempo de ciclo
  • 1,25ns @ CL = 11 (DDR3-1600)
  • 1,25ns @ CL = 10 (DDR3-1600)
  • 1,5ns @ CL = 10 (DDR3-1333)
  • 1,5ns @ CL = 9 (DDR3-1333)
  • 1,87ns @ CL = 8 (DDR3-1066)
  • 1,87ns @ CL = 7 (DDR3-1066)

IMD256M4128M864M16Dxx8G**G**Z**GNF-125-125E-15-15E-187-187E

Embalagem de exportação padrão disponível. Os clientes podem escolher entre caixas de papelão, caixas de madeira e paletes de madeira de acordo com suas necessidades.